HEVC中CABAC解码器的硬件设计与实现

发布时间：2017-10-12 01:39

  本文关键词：HEVC中CABAC解码器的硬件设计与实现

  更多相关文章： CABAC HEVC 二进制算术编码 硬件设计

【摘要】：基于上下文自适应二进制算术编码(CABAC)是HEVC中采用的一种高效熵编码,具有很高的压缩比,但实现结构复杂,且很难并行化。本文设计了一个高性能的CABAC解码器,并对单周期解码1bit的硬件结构进行了优化,同时采用流水线结构,进一步提高了解码性能。采用0.18μm CMOS工艺,综合后面积为48K个逻辑门,工作频率为250 MHz,解码速度达到1 bit/cycle,适用于高清视频领域。
【作者单位】： 华南理工大学电子与信息学院;
【关键词】： CABAC HEVC 二进制算术编码 硬件设计
【分类号】：TN919.81
【正文快照】： 随着高清视频应用日益增加,对视频压缩性能提出了更高的要求。因此,2010年4月国际电信联盟电信标准化部门(IUT-T)的视频编码专家组(VCEG)和国际标准化组织(ISO)的动态图像专家组(MPEG)组建视频编码联合组(JCT-VC),联手制定了新一代视频编码标准HEVC。HEVC采用CABAC的熵编码方

【相似文献】

中国期刊全文数据库 前10条

1 孙琦仰;林涛;周开伦;焦孟草;;H．264中CABAC解码器的硬件设计与实现[J];有线电视技术;2007年06期

2 陈胜刚;孙书为;陈书明;;基于多线程的CABAC并行编码方法[J];国防科技大学学报;2009年01期

3 郭斌;王维东;叶青青;沈渝力;章z，

本文编号：1015942