1.6-2.5Gbps时钟恢复电路中电荷泵锁相环设计

发布时间：2017-12-02 04:16

  本文关键词：1.6-2.5Gbps时钟恢复电路中电荷泵锁相环设计

  更多相关文章： SerDes接口电路 时钟恢复电路 锁相环 电荷泵 自偏置 低抖动

【摘要】：时钟恢复电路是SerDes串行接口电路的重要组成部分,锁相环作为时钟恢复电路的子模块能够起到产生时钟信号、消除时钟分布造成的延时、改善系统整体的时序的作用。随着数据码率不断提升,接口电路中锁相环的工作频率也必须上升,进而对锁相环的抖动性能提出更高要求。但是由于主流CMOS工艺和传统结构的限制,低抖动的锁相环设计越来越有挑战性。传统设计中,环路带宽和阻尼系数作为锁相环的两个重要参数受到诸多工艺参数的影响和约束,尤其是电容和电阻的绝对值难以精确固定,使环路带宽不得不远小于最低工作频率来满足稳定性,从而限制了噪声指标的优化空间。因此,为了达到稳定锁相环性能和抑制环路噪声的目的,需要使用一种新的结构让环路带宽能够动态跟随输入参考频率,同时还要采用更可靠的方案来确定阻尼系数。论文基于上海华虹0.13μm CMOS工艺,设计1.6-2.5Gbps时钟恢复电路中的电荷泵锁相环,整个锁相环模块包含一个鉴频鉴相器,两个差分输入单端输出的电荷泵,一个为整个电路提供动态偏置的自偏置模块,一个使用对称负载延时模块的4级环形振荡器,一个可以修正占空比的差分转单端模块,一个整数分频器和一个启动电路,其中分频器采用分频系数为10的固定分频器。锁相环采用自偏置结构以减小工艺参数的变化对锁相环性能的影响,使环路带宽与工作频率的比值以及阻尼系数为固定值,且上述固定值均由两个电容比例确定,与其他工艺参数无关,因此在锁相环设计中,可以更自由的选取参数来抑制噪声。此外,自偏置结构可以内部提供动态的偏置电压和电流,不再需要其他外部偏置电路。论文完成了电路设计、前仿真、版图设计及后仿真,后仿真结果表明,在2.5V电源电压下,当锁相环输入参考频率为80MHz-125MHz,温度/工艺角分别为125℃/SS、27℃/TT、-40℃/FF时,输出峰峰值抖动最大值为7.62ps@0.8GHz,6.40ps@1.25GHz,平均工作电流最大值为8.1mA。版图面积为0.05mm2。项目设计的自偏置锁相环达到设计预期标准,完全适用于高速串行接口电路。
【学位授予单位】：东南大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN911.8
，

本文编号：1243597