当前位置:主页 > 科技论文 > 信息工程论文 >

基于FPGA的高速数据采集卡的设计

发布时间:2018-01-05 17:25

  本文关键词:基于FPGA的高速数据采集卡的设计 出处:《山东大学》2017年硕士论文 论文类型:学位论文


  更多相关文章: FPGA SD卡 高速数据采集


【摘要】:在北斗导航系统中,基于软件无线电思想设计的软件导航接收机包括硬件前端、中频信号处理、导航解算。经大气传播的导航卫星信号到达接收机天线,由射频前端对它进行放大、下变频、滤波、采样、量化处理后,得到数字中频信号。当导航卫星信号经过下变频、滤波之后,再对其进行采样、量化,得到一个高速的数字信号,为了便于采集导航中频信号以作为基带处理芯片的输入,需要一个高速的数据采集卡完成数据的采集工作。因此,一个高速的数字信号存储模块就是完成导航中频信号采集必不可少的一部分。本文利用缓存、串并转换实现数据降速,然后采用低速设备完成高速数据的存储工作。整体分为两个模块,数据分流存储模块和数据整合模块。数据分流存储模块是通过借助缓存实现数据的存储;数据整合模块是将在数据存储时打乱的数据整合到一起。固态硬盘的成本比较高,所以论文选择用SD卡作为数据存储单元。SD卡作为一种基于半导体快闪存储器的新一代存储设备,被广泛应用于便携式设备之中。但是由于SD卡的存储速度达不到使用要求,因此本文设计了以下方案来完成数据的存储工作。论文通过串并转换的方式以完成利用低速设备存储高速数据工作,具有非常好的便携性。本论文通过借助缓存降低数据速度:首先利用乒乓操作对一组高速串行的数字信号进行串并转换,实现降速功能。然后进行多路数据的存储。本论文选用4bit-SD总线模式实现数据的存储过程,即将降速后的数据存储到多个SD卡中。在数据降速过程中,一路串行数据被分成了多路并行数据,原来数据的排列方式被打乱,后期需要将数据恢复成原来的排列方式,将多路数据整合成最初一路串行数据:依次从多个卡中读取数据,实现数据的并串转换,最终得到一路串行的数据,然后以较低的速度存储到一个卡中,完成数据的存储和整合过程。后期的并串转换是在数据采集完成后,因而有充足的时间进行数据的多路合并,对合并后的数据速率要求也较低。本文的设计使用verilog HDL编写了 RTL级代码,选用Mentor Graphics公司的Modelsim10.0作为仿真工具,进行功能仿真。在硬件验证阶段,选用ALTERA公司的DE2开发板,其中FPGA芯片型号为Cyclone ii-EP2C35F672C6N。经过硬件验证,单卡的数据读写速率能达到49Mb/s,当选用4张SD卡来完成数据的存储时,存储速率可达到200Mb/s,可以满足数据存储速度的要求。
[Abstract]:In the Beidou navigation system, the software navigation receiver based on the idea of software radio includes the hardware front end, if signal processing, navigation calculation. The navigation satellite signal propagates through the atmosphere to the receiver antenna. It is amplified, down-converted, filtered, sampled and quantized by RF front-end, and the digital intermediate frequency signal is obtained. When the navigation satellite signal is down-converted and filtered, it is then sampled and quantized. To obtain a high-speed digital signal, in order to collect navigation intermediate frequency signal as the input of baseband processing chip, a high-speed data acquisition card is needed to complete the data acquisition. A high-speed digital signal storage module is an essential part of the navigation if signal acquisition. This paper uses cache, series-parallel conversion to achieve data speed reduction. The whole system is divided into two modules, data streaming storage module and data integration module. Data streaming storage module realizes data storage by means of cache. The data consolidation module is the integration of data that is disrupted while storing data. The cost of solid state hard drives is high. Therefore, SD card is chosen as the data storage unit. SD card is used as a new generation storage device based on semiconductor flash memory. It is widely used in portable devices, but the storage speed of SD card can not meet the requirements. Therefore, this paper designs the following scheme to complete the data storage. The paper uses series-parallel conversion to achieve the use of low-speed devices to store high-speed data. This paper reduces the speed of data by means of cache. Firstly, we use ping-pong operation to transform a group of high-speed serial digital signals into parallel. In this paper, we choose 4bit-SD bus mode to realize the data storage procedure. The data will be stored in multiple SD cards. In the process of data deceleration, one serial data is divided into multiple parallel data, the original data arrangement is disrupted. In the later period, we need to restore the data to the original arrangement mode, and integrate the multi-channel data into the original serial data: read the data from multiple cards in turn, realize the serial data conversion, and finally get the serial data. Then stored in a card at a low speed to complete the process of data storage and integration. The later parallel string conversion is after the completion of data acquisition, so there is sufficient time for data multiplexing. The design of this paper uses verilog HDL to write RTL level code. The Modelsim10.0 of Mentor Graphics Company is chosen as the simulation tool, and the function simulation is carried out in the stage of hardware verification. The DE2 development board of ALTERA company is selected, in which the FPGA chip model is Cyclone ii-EP2C35F672C6N. it is verified by hardware. The data reading and writing rate of single card can reach 49MB / s. When 4 SD cards are used to store data, the storage rate can reach 200MB / s, which can meet the requirement of data storage speed.
【学位授予单位】:山东大学
【学位级别】:硕士
【学位授予年份】:2017
【分类号】:TN965.5

【相似文献】

相关期刊论文 前10条

1 黎壮声,吴家明,施洪昌;一种处理海量数据的高速数据采集卡[J];计算机自动测量与控制;2001年01期

2 邱寄帆;高速数据采集卡的设计[J];仪表技术;2001年04期

3 ;凌华科技推出亚洲最快的高速数据采集卡[J];中国仪器仪表;2003年03期

4 马凯,刘要文;高速数据采集卡的设计[J];华北科技学院学报;2004年01期

5 王善法,牟方锐,王章瑞;100M高速数据采集卡的设计[J];国外电子测量技术;2005年07期

6 倪琼华;高速数据采集卡的分析和应用[J];火控雷达技术;2000年04期

7 杨金岩,郑应强;一种用于超声波检测的高速数据采集卡[J];计算机自动测量与控制;2000年05期

8 孙冀伟,祁载康,沈吉,张伟;高速数据采集卡的设计[J];数据采集与处理;2003年03期

9 王正tD;孙菊江;赵志诚;;实用高速数据采集卡设计[J];林业机械与木工设备;2008年06期

10 季晓松;李正生;;一种高速数据采集卡的设计与实现[J];现代电子技术;2011年01期

相关会议论文 前2条

1 潘海涛;汪梅;李雯雯;;基于PCI总线的高速数据采集卡的设计[A];2007'中国仪器仪表与测控技术交流大会论文集(二)[C];2007年

2 李芳;叶敦范;;基于CPLD高速数据采集卡的电路设计[A];2004全国测控、计量与仪器仪表学术年会论文集(下册)[C];2004年

相关硕士学位论文 前10条

1 池泽海;基于FPGA的高速数据采集卡数据交互相关技术研究[D];电子科技大学;2014年

2 谌佩;基于PowerPC的合成仪器的PCIE接口驱动软件的设计与实现[D];电子科技大学;2015年

3 王哲;基于FPGA的高速数据采集卡的设计[D];山东大学;2017年

4 单光兴;双通道高速数据采集卡的研制[D];哈尔滨工业大学;2012年

5 吴健;高速数据采集卡的信号完整性研究[D];天津理工大学;2013年

6 孙波;基于PCI总线的高速数据采集卡的设计[D];电子科技大学;2007年

7 刘烁;基于FPGA的高速数据采集卡设计与实现[D];西安电子科技大学;2014年

8 曹军;基于PCI总线的高速数据采集卡的研制[D];西南交通大学;2002年

9 毕韬;基于ARM和FPGA的高速数据采集卡的设计与实现[D];长春工业大学;2010年

10 潘玉霞;基于PCI Express总线高速数据采集卡的设计[D];中北大学;2011年



本文编号:1384111

资料下载
论文发表

本文链接:https://www.wllwen.com/kejilunwen/xinxigongchenglunwen/1384111.html


Copyright(c)文论论文网All Rights Reserved | 网站地图 |

版权申明:资料由用户5b3cd***提供,本站仅收录摘要或目录,作者需要删除请E-mail邮箱bigeng88@qq.com