一种基于PCIE总线的改进分散集聚DMA的设计

发布时间：2019-10-18 10:07

【摘要】：随着雷达数据记录回放系统对数据传输速率的要求越来越高,提出了一种基于外设部件高速互连标准(PCIE)总线的多通道分散集聚DMA的改进方法。针对现有分散集聚DMA获取、更新描述符需要DMA控制器与驱动频繁握手的不足,提出了一种通过集中传输DMA描述符链表给FPGA的方法,基于该方法设计了一种改进的DMA控制器,实现了雷达数据的连续传输,并能够与雷达信号处理系统配合,实现雷达数据的流水传输与处理。该设计具有良好的稳定性,实际测试的数据传输速率最高能达到1500MB/s,能够满足雷达数据的高速传输。
【图文】：

示意图,示意图,描述符,引擎

据通道，可以在实际应用中根据需要实现雷达数据的流水传输与处理。１现有分散集聚ＤＭＡ原理因为分散集聚ＤＭＡ申请的内存是物理不连续的，所以上位机在申请一定大小的内存时，会生成描述符链表，描述符链表中的每一个描述符都指向了一小块物理连续的内存，描述符中定义了控制状态信息和内存信息。其中，描述符最后３２ｂｉｔ是一个指向下一个描述符的指针，这个指针将各个描述符连接成描述符链表，由此就可以映射到整个物理不连续的内存［１１］。在传统分散集聚ＤＭＡ的传输过程中，如图１所示，首先ＤＭＡ控制器从驱动读取描述符链表中的一个描述符并存到描述符引擎中，ＤＭＡ控制器根据描述符引擎中的信息完成对应内存的数据传输后，描述符更新引擎将此描述符的更新信息传到描述符链表中，然后描述符引擎通过指向下一个描述符的指针向驱动获取下一个描述符的信息，由此进行下一个描述符对应内存的数据传输。此方式在传输完成一个描述符对应内存的数据后，需要等待描述符更新引擎更新描述符信息和描述符引擎读取下一个描述符的信息，降低了数据传输的持续性。图１现有分散集聚ＤＭＡ示意图２改进分散集聚ＤＭＡ设计２．１ＤＭＡ控制器设计针对驱动与ＤＭＡ控制器频繁握手的不足，本设计在上位机驱动中对描述符链表作了提取处理，由于描述符（３２Ｂ）中的保留位以及状态位等在ＤＭＡ控制器中是无用信息，因此本设计直接选取了有用的上位机内存地址位（８Ｂ）和数据长度位（４Ｂ）发送至ＤＭＡ控制器，描述符其他数据不再发送。当ＤＭＡ控制器初始化以后，驱动直接将所有描述符的系统地址位和数据长度位发送至描述符引擎，如图２

雷达图,描述符,雷达,示意图

示，首先ＤＭＡ控制器从驱动读取描述符链表中的一个描述符并存到描述符引擎中，ＤＭＡ控制器根据描述符引擎中的信息完成对应内存的数据传输后，，描述符更新引擎将此描述符的更新信息传到描述符链表中，然后描述符引擎通过指向下一个描述符的指针向驱动获取下一个描述符的信息，由此进行下一个描述符对应内存的数据传输。此方式在传输完成一个描述符对应内存的数据后，需要等待描述符更新引擎更新描述符信息和描述符引擎读取下一个描述符的信息，降低了数据传输的持续性。图１现有分散集聚ＤＭＡ示意图２改进分散集聚ＤＭＡ设计２．１ＤＭＡ控制器设计针对驱动与ＤＭＡ控制器频繁握手的不足，本设计在上位机驱动中对描述符链表作了提取处理，由于描述符（３２Ｂ）中的保留位以及状态位等在ＤＭＡ控制器中是无用信息，因此本设计直接选取了有用的上位机内存地址位（８Ｂ）和数据长度位（４Ｂ）发送至ＤＭＡ控制器，描述符其他数据不再发送。当ＤＭＡ控制器初始化以后，驱动直接将所有描述符的系统地址位和数据长度位发送至描述符引擎，如图２所示，此后，描述符引擎便不需要与驱动握手。图２改进后分散集聚ＤＭＡ示意图由于改进后分散集聚ＤＭＡ是应用在雷达数据记录回放系统中，雷达数据量非常大，远大于一个描述符对应的内存（通常４ＫＢ），不会出现实际传输数据小于描述符内存的情况，因此不需要更新描述符中实际传输数据大校现有描述符更新引擎的一个重要作用是当一个描述符对应内存完成数据传输以后，通知驱动此内存可进行数据读取或写入，可是在分散集聚ＤＭＡ实际传输过程中都是所有描述符对应内存完成数据传输以后，上位机才会对内
【作者单位】：中国科学院电子学研究所;微波成像技术国家重点实验室;中国科学院大学;
【分类号】：TN957

【相似文献】