基于Tilera多核处理器的HEVC多层次并行解码方法的研究与实现

发布时间：2020-02-23 11:17

【摘要】：HEVC是面向高清和超高清视频应用的新一代视频编码标准,但其极高的运算复杂度是应用中面临的重要障碍,采用多核处理器是解决问题的有效途径。本文以TILERA公司推出的Tilera GX36多核处理器为硬件平台,对HEVC视频的并行解码技术进行了深入的研究,通过对解码器中关键模块并行化处理,实现基于Tilera多核处理器的HEVC多层次并行解码,从而达到对未使用任何并行方式编码形成的高清、超高清视频码流的实时解码目标。论文的主要工作和创新如下:1.研究并实现了解码过程中熵解码模块(ED),CTU行像素解码模块(CTU),去方块滤波模块(DF)等三个模块的并行处理方法。基于帧类型依赖性分析和CU块数据的关联性分析,分别实现了熵解码帧级并行算法,CTU行像素并行解码算法和去方块行级并行滤波算法,在保证重建图像质量的同时,提高了解码并行加速比。2.研究并实现了基于Tilera多核处理器HEVC多层次并行解码算法。对HEVC解码器的熵解码模块(ED)、CTU行像素并行解码模块(CTU)、去方块滤波模块(DF)等加以有机结合,并通过流水线并行设计,提高多核利用率,降低各个模块之间的延时,实现了CTU级与帧级处理并存的多层次并行架构的HEVC解码算法。建立了CTU行并行加速分析的数学模型,解释了多核并行加速可能出现的瓶颈现象。3.实现了基于Tilera多核处理器的平台级优化方法。通过Tilera GX36多核处理器平台提供的多媒体应用的优化方法,实现了编译器优化、存储器优化、指令集优化、FeedBack优化等,进一步提高了HEVC并行算法的处理性能。论文通过对不同的高清视频测试序列对上述方法进行了实验和分析,验证了所提出的各并行解码方法的有效性。实验结果表明,所提出的帧级熵解码并行算法的加速比达到了1.6,CTU行像素并行解码的加速比达到了9.5,去方块并行滤波并行算法的加速比达到了2.0,提出的多层次并行解码算法对高清和超高清普通视频码流的解码最大并行加速比达到了15.9,比WPP并行方式高出37%左右,帧率达到了30帧/s以上,实现了实时解码目标。论文最后对做的工作进行了总结,并展望了未来的进一步研究方向
【图文】：

框图,框图,编码复杂度,编码模块

次码率可以降低 50%，获得性能提升的代价就是编码复杂度的大大提高。H从 H.261 以来的基于块的混合编码框架，帧内编码采用帧内预测去除空间域冗间编码采用运动补偿去除时间域冗余信息，熵编码采用二进制算术编码减少符如图 2.1 所示 HEVC 编码框图[5]。在整体的模块组成上，HEVC 十分接近 H.264/ 对每个模块都进行了深入地改进以及一些创新元素的设计，尽管单个编码模块来十分明显的编码增益，但多个编码模块的增益累加起来，使得 HEVC 在保证条件下，只需要比 H.264/AVC 一半的压缩码率大小。HEVC 的基本模块包括帧预测，运动估计/运动补偿、变换和反变换、量化和反量化、环路滤波、熵编码准本身的设计初衷就是针对高清超高清领域的更高分辨率视频编码，各个模块进，大幅度增加了 HEVC 的编码复杂度，所以在 HEVC 标准中提供了大量可并]。本章节将会对编解码的关键模块和关键技术进行简略介绍，重点将对 HEVC进行详细的介绍。在最后一部分，将对 HEVC 解码器流程和关键模块进行详细并行解码器设计做足理论分析。

示意图,示意图,块分割,编码标准

研究生学位论文第二章 HEVC编码标准码基本模块简介构64 编码标准中灵活地采用了 16x16 的宏块并结合 4x4 和 8x8 的子编码块分割深度和大小被固定的宏块等因素的限制，仍然无法满需求。而 HEVC 不仅采取了比 16x16 更大的像素块来进行编码，活且性能高效的编码块分割方法[12]。大块像素区域（大于 16x1征越接近，就可以用统一的预测信息进行编码，这比 H.264 分成进行编码要更加高效，，为高清超高清视频分辨率领域内的高效率
【学位授予单位】：南京邮电大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN919.81

【相似文献】