基于Zynq的软件无线电中频处理模块硬件设计

发布时间：2020-03-28 14:22

【摘要】：随着现代电子技术和通信技术的日益发展,现有测试仪器及测试手段逐渐达到了技术瓶颈。人类通信需求增长迅速,硬件系统投入成本越来越高,使得依靠硬件实现的传统无线通信系统难以满足日趋复杂的通信功能和日渐提高的传输指标要求。而软件无线电(Software Define Radio,即SDR)是一种可用来实现无线通信领域多个通信体系并存、不同体系制定统一标准的新技术。软件无线电平台在标准化硬件设备上利用可升级、可重构的应用软件实现无线通信设备中的各种功能,克服了传统无线通信设备功能单一、可扩展性差等缺点,具有很强的灵活性与开放性。软件无线电技术作为未来通信技术的主要发展方向,势必将得到更广泛的重视和关注。本论文考虑了功耗、成本、兼容性以及可扩展性等因素选择了Xilinx公司的Zynq-7000系列片上系统(System-on-a-chip,即SoC)处理器和ADI公司推出的AD9361单芯片零中频收发解决方案搭建了软件无线电中频处理模块硬件平台,开展了基于Zynq的高集成度收发系统的研究设计。论文的主要研究内容包括:1、比较目前市面上几种主流软件无线电结构形式,对本软件无线电中频处理模块的系统结构进行介绍,分析各个功能模块组成,确定系统总体实现方案,并对模块关键器件进行选型。2、研究基于AD9361单芯片零中频收发架构通信链路搭建的解决方案,设计相应的硬件电路;设计基于AD9361的增益控制系统,并根据硬件总体方案完成系统电源模块设计。3、在FPGA中完成软件无线电平台的信号接口和基带信号处理等模块硬件逻辑设计,实现数字基带信号的接收、处理以及发送等核心功能。4、研究Zynq处理器芯片内部组成架构及其软硬件协同设计方案;研究了基于SoC的系统集成设计方式及其片内AXI4总线协议规范,并基于此协议完成相应硬件逻辑设计,搭建了软件无线电平台主控模块。通过以上内容的研究和设计,最终搭建了小型化、高集成度软件无线电平台,并对硬件电路及功能进行了测试和验证,实现其核心收发功能,为后续基于该平台的手持式收发仪研制打下了坚实的基础。
【图文】：

框图,内部结构,框图,处理器

Zynq-7000 简介nq-7000 系列异构多核处理器是 Xilinx 公司最新推出的全面可编程片高度集成了处理器系统资源（Processing System，即 PS）和可编graming Logic，即 PL）。其中 PS 部分集成了双核高性能 ARM c，还集成了各种通用 I/O 外设、OCM 片上存储、Cache 高速缓存、单元以及 DMA 控制器等处理器资源。PL 部分集成了传统 FPGA 、块 RAM 存储器、丰富的 DSP 算法单元和时钟管理等可编程逻两部分可同时或独立完成工作。用户可以合理使用 ARM 处理器和辑资源，，在 ARM 侧开发控制程序，在 FPGA 侧开发高速算法或逻M 与 FPGA 之间可通过片内高速 AXI4 总线接口实现大容量数据户还可以直接使用多用途管脚（MIO）以及拓展多用途管脚（EMnq 处理器更多外设接口的控制。同时，在 ARM 侧用户可以根据建裸机系统或运行 Linux 嵌入式操作系统实现平台的拓展开发。Z部架构如图 2-4 所示。

时序图,写控制,时序图

图 3-1AD9361 SPI 串行读写控制时序图其中 SPI_ENB、SPI_CLK 和 SPI_DI 分别为 SPI 串行总线使能信号、时钟信号和双向数据信号。由上图可知 AD9361 一共为 24bit 串行配置数据，其中最高位控制读写传输方向，拉高时为写传输方向，然后紧接着 15bit 是寄存器地址位，标明AD9361 内部被控制寄存器，低 8bit 表示读写寄存器数据值。在实际调试过程中，可以由FPGA将所需配置数据信息通过SPI串行控制接口写入到AD9361器件中，然后通过SPI串行读数据接口将AD9361的工作状态寄存器信息读回到FPGA中，以验证 AD9361 器件是否工作在特定模式。AD9361 器件内部集成了零中频收发架构所需的完整接收和发射通道链路、频率合成器和增益控制等模块。每个接收通道都有三个外部输入选择，每个发射通道有两个输出选择，均可多路复用至射频通信链路，搭载具有多输入输出的天线分集系统。器件提供的控制输入和控制输出引脚可以使 FPGA 更好地实时操作控制 AD9361 器件，内部的辅助 ADC 和 DAC 可用来完成监控温度、功率输出和提供功率放大器偏置等系统功能，其内部功能框图如图 3-2 所示。
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2019
【分类号】：TN98

【参考文献】