基于FPGA和小波提升算法的语音采集及去噪系统设计

发布时间：2017-03-30 13:14

  本文关键词：基于FPGA和小波提升算法的语音采集及去噪系统设计，，由笔耕文化传播整理发布。

【摘要】：语音相关技术在生产生活和科研中的广泛应用,对语音的采集速度和处理效果提出了越来越高的要求。语音信号在传输时极易被噪声干扰,往往导致语音信号的后续处理出现偏差。因此,对语音信号去噪技术的研究,具有重要的现实意义。小波分析因其良好的时频分析及多分辨率分析特性,能有效的提取出信号中的有用信息,在语音去噪领域得到了广泛应用。本课题将FPGA芯片的并行处理特性和USB接口的高速数据传输特性结合起来,提升了语音信号的采集和处理速度。在现有小波去噪算法的基础上,重点研究了提升小波的阈值去噪算法在语音去噪中的应用。通过选取合适的小波基、分解层数、阈值处理策略提升小波提升算法的去噪效果,并采用matlab平台对语音去噪系统的去噪效果进行了验证。同时研究了小波去噪算法在硬件上的实现,在FPGA上设计了基于bior2.2提升小波的语音去噪系统。本系统采用DSP Builder和verilog HDL两种设计方式相结合来构建整个语音采集及去噪系统的FPGA部分。DSP Builder架构在Matlab/Simlink的图形化设计平台上,将算法仿真建模和硬件实现两个设计领域连接了起来。其可以将相应的算法在matlab的Simlink中进行图形化的设计和仿真,随后通过Signal Compiler将模型设计文件经过综合编译后转换成硬件描述语言下载到FPGA中,完成整个算法的硬件设计。本文正是利用DSP Builder的图形化设计优点完成了提升小波阈值去噪模块的构建,缩短了算法的设计周期。本论文主要完成了以下几个方面的工作：(1)对小波及其提升小波在语音去噪系统中的应用做了研究,并通过matlab平台测试了小波提升算法去噪性能。(2)用DE2开发板和USB芯片搭建了整个语音采集及去噪系统的硬件平台。(3)完成FPGA内的音频编解码芯片控制模块、提升小波去噪算法模块、USB接口芯片控制模块等硬件程序的编写。(4)设计了USB接口芯片固件程序,通过固件程序实现对USB芯片工作模式的配置。(5)编写了系统上位机软件,通过上位机软件与硬件平台的协同工作,在PC机上实现对采集到的经过去噪处理后的语音信号的保存和监测。
【关键词】：语音采集 语音去噪 FPGA USB 小波提升算法
【学位授予单位】：广西师范大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN912.3
【目录】：

• 摘要3-4
• Abstract4-8
• 第1章 绪论8-12
• 1.1 课题的研究背景及意义8
• 1.2 相关技术发展及现状8-10
• 1.2.1 语音数据采集系统发展及现状8-9
• 1.2.2 小波去噪理论发展及现状9-10
• 1.3 论文的主要内容及结构安排10-12
• 1.3.1 主要内容10
• 1.3.2 结构安排10-12
• 第2章 系统涉及的相关技术和理论基础12-26
• 2.1 FPGA技术12-15
• 2.1.1 FPGA结构及原理12-14
• 2.1.2 FPGA设计流程14-15
• 2.2 USB接口技术15-17
• 2.2.1 USB设备的配置15-17
• 2.2.2 USB数据传输17
• 2.3 小波变换原理17-25
• 2.3.1 连续小波变换18-19
• 2.3.2 离散小波变换19-20
• 2.3.3 多分辨率分析20-21
• 2.3.4 Mallat分解及重构快速算法21-23
• 2.3.5 小波提升算法23-25
• 2.4 本章小结25-26
• 第3章 小波去噪的原理及Matlab仿真26-36
• 3.1 选取小波基26-28
• 3.2 确定小波分解层数28
• 3.3 选取阈值和阈值函数28-30
• 3.4 Matlab平台仿真验证30-35
• 3.4.1 实验数据及评价标准30-31
• 3.4.2 语音去噪分析31-35
• 3.5 本章小结35-36
• 第4章 语音采集及去噪系统硬件开发平台36-40
• 4.1 系统硬件结构36
• 4.2 系统主要硬件介绍36-39
• 4.2.1 Altera DE2开发板36-37
• 4.2.2 EP2C35F FPGA37-38
• 4.2.3 WM8731 音频编解码芯片38
• 4.2.4 CY7C68013 USB控制器38-39
• 4.3 本章小结39-40
• 第5章 语音采集及去噪系统的设计40-65
• 5.1 语音采集及去噪系统的总体设计方案40
• 5.2 音频编解码芯片控制模块设计40-45
• 5.2.1 音频编解码芯片工作原理40-41
• 5.2.2 寄存器配置模块41-43
• 5.2.3 I~2C控制模块43-44
• 5.2.4 串并转换控制模块44-45
• 5.3 FIFO缓存模块的设计45-46
• 5.4 基于DSP Builder的小波提升去噪模块设计46-53
• 5.4.1 懒小波变换模块47
• 5.4.2 提升小波分解模块47-48
• 5.4.3 阈值处理模块48-51
• 5.4.4 提升小波重构模块51-52
• 5.4.5 奇偶序列合并模块52
• 5.4.6 去噪性能测试52-53
• 5.5 USB接口控制模块的设计53-57
• 5.5.1 USB接口芯片工作原理53-54
• 5.5.2 从模式(Slave)FIFO传输设计54-55
• 5.5.3 从模式(Slave)FIFO同步写数据传输55-57
• 5.6 USB固件设计57-61
• 5.6.1 固件程序框架结构58-59
• 5.6.2 固件寄存器配置59-61
• 5.7 上位机软件设计61-64
• 5.7.1 上位机软件工作原理61-63
• 5.7.2 上位机软件设计效果63-64
• 5.8 本章小结64-65
• 第6章 语音采集及去噪系统的测试65-71
• 6.1 数据传输测试65-66
• 6.2 去噪性能仿真测试66-68
• 6.3 系统整体测试68-70
• 6.4 本章小结70-71
• 第7章 总结与展望71-72
• 7.1 总结71
• 7.2 展望71-72
• 参考文献72-74
• 攻读硕士学位期间的研究成果74-75
• 致谢75-76

  本文关键词：基于FPGA和小波提升算法的语音采集及去噪系统设计，由笔耕文化传播整理发布。

本文编号：277222