基于标准逻辑单元的全光可编程逻辑阵列研究

发布时间：2020-08-05 11:14

【摘要】：全光逻辑的发展经历了由单一逻辑功能到可重构逻辑功能的阶段,而近年来伴随着人工智能的热潮,应用于全光通信网络和光计算中的智能化信号处理技术逐渐成为研究热点。全光逻辑运算实现可编程不仅能够迈出通往智能化重要的一步,更能够使逻辑系统在实际应用中达到性能提升。可编程逻辑阵列(PLA)是继可重构逻辑的进一步发展,不仅能够通过可编程选择满足用户自定义从而大大提高逻辑功能输出的灵活性,而且也能够通过多个可编程控制点的设置来使输出逻辑结果多样化。本论文基于对全光可编程逻辑阵列计算容量提升和集成化两个方面研究现状的调研,一方面系统分析了PLA容量提升的方法,提出扩展型PLA的一般性结构并进行实验验证;另一方面设计并实验验证了集成全光PLA。主要研究贡献包括以下内容:(1)理论研究了扩展型可编程逻辑阵列的一般性结构。相比于电域运算,光域运算除了速率上的优势,还有光的并行性优势。利用光的并行性,可以基于一个逻辑器件在不同空间信道和不同波长信道同时实现多种逻辑功能。因此,基于增加逻辑器件外部的输出端口和增加逻辑器件内部的标准逻辑单元(CLUs)波长信道两种思路,我们提出了三种提高可编程逻辑阵列计算容量的新方法:一是对逻辑器件采用双向结构,二是利用四波混频(FWM)的波长组播,三是同时利用多种非线性效应。基于以上方法,我们构建了扩展型CLUs-PLA的一般性结构,并对该结构的计算容量进行定量分析,得出结论:随着各种类型CLUs波长信道数的增加,相对于标准型CLUs-PLA,扩展型CLUs-PLA的计算容量会明显提升。(2)实验验证了基于高非线性光纤(7)HNLF)的两输入和三输入扩展型可编程逻辑阵列。首先对基于FWM实现扩展型CLUs-PLA方案进行数值分析,主要针对输入信号波长位置、波长间隔和HNLF长度对FWM效率的影响来进行研究,得出结论:泵浦光波长在零色散波长红移1.6 nm的位置处,有最佳FWM转换效率;对于FWM转换效率最佳波长处,当HNLF长度从1000 m减小到300 m时,3 d B转换带宽会从3.2nm增加到6.4 nm。随后,基于双向结构和FWM多信道组播这两种方法,我们分别实验验证了两输入容量扩展4倍型、10倍型CLUs-PLA和三输入容量扩展7.5倍型CLUs-PLA。最后,我们一方面理论分析了实验中输出信号质量,另一方面分析各方案在有源和无源平台的集成可行性,得出扩展型CLUs-PLA有潜力基于有源或无源平台实现的结论。(3)系统研究了基于半导体光放大器(7)SOA)的(19)(15)Gb/s集成全光可编程逻辑阵列。我们设计并制作了集成全光PLA芯片,该芯片主要包括延时干涉仪(DI)和不同长度的SOA。DI作为输入光路,作用是解调差分相移键控(DPSK)信号产生互补码流;长SOA作为非线性介质,用于产生FWM或者交叉增益调制(XGM);短SOA作为开关阵列,实现对片上最小项的通断选择。我们首先实验验证了该PLA芯片在FWM和XGM这两种工作模式下输入光路的解调功能、CLUs光路的产生最小项功能以及开关阵列的通断功能,并分别仿真分析了DI参数对不同工作模式下逻辑结果的不同影响。最后,我们从波长相关性、工作速率和计算容量三个方面来讨论该集成PLA的可扩展性,并得出结论:1)在DI一个臂增加移相器可以提高PLA的波长灵活性;2)有潜力基于FWM或者XGM实现更高速率的逻辑运算;3)有潜力通过增加最小项信道数来扩展PLA计算容量,也可以通过增加输入信号路数使两输入PLA扩展到多输入PLA。
【学位授予单位】：华中科技大学
【学位级别】：博士
【学位授予年份】：2018
【分类号】：TN929.1
【图文】：

示意图,全光通信网络,示意图

复用图1-1 全光通信网络示意图当今社会是科技发达、信息流通的时代，各行各业都需要产生、存储和传输大量的数据。随着高速骨干数据网络技术的发展，以及数据和视频资源共享、云计算和数据采集系统等的迅速发展，传输带宽的需求量急剧增加，信号传输和信号处理的容量需求也大大增加。光互联和光通信以其较大的带宽特性成为了有潜力解决传输大数据容量的方案。光纤作为传输光信号的媒介，就传输速率而言，据报道 2015 年单根光纤最高传输速率达到了 2.15 Pb/s[1]；就传输容量而言，由于信号可以加载在光波的幅度、相位、波长、偏振等特性上，光时分复用（OTDM）[2]、密集波分复用（DWDM）[3]、正交频分复用（OFDM）[4]以及高级调制格式[5]等复用技术可以有效提高通信传输容量。光信号在传输链路中以高速大容量进行高效传输[6]，但在网络节点处的光交换过程仍有赖于光-电-光的转换过程

体系结构图,隐藏层,一般性,人工神经网络

输出层隐藏层输入层图1-2 由一个输入层，一个隐藏层和一个输出层组成的一般性人工神经网络体系结构[55]近年来伴随着人工智能的热潮，应用于全光通信网络和光计算中的智能化信号处理技术开始引起人们的关注。使信号处理技术实现可编程不仅能够迈出通往智能化重要的一步，更能够使系统在实际应用中达到系统级性能提升[56]。目前，人们在应用于全光通信网络的可编程信号处理技术方面已经进行了很多相关研究。2016年英国布里斯托大学研究人员Yan Yan等提出了可以代替传统的光网络接口卡的新型开关和接口卡，能够直接插入服务器，并满足通信需求支持光分组交换、光路切换、OTDM和WDM等功能，从而实现全光可编程分类数据中心网络[57]。2015年美国哥伦比亚大学研究人员David M. Calhoun等提出基于微环阵列实现WDM波长信道锁定的可编程控制系统，该系统可用于实现硅光互联网络中的任意解复用和快速波长选择，从而实现网络中的可编程波长锁定和路由[56]。而在光计算方面的研究主要以人工神经网络为代表

结构框图,可编程逻辑阵列,与或式,结构框图

重构逻辑的进一步发展，不仅能够通过可编程选择满足用户功能输出的灵活性，而且也能够通过多个可编程控制点的设化，因此本论文工作主要围绕可编程逻辑阵列进行研究。逻辑阵列定义型可编程逻辑阵列结构与容量定义编程逻辑阵列指的是基于非线性器件产生的全套标准逻辑单功能的结构。由电子技术中的布尔代数可知，任何一个逻辑小项的标准和，或者若干个逻辑最大项的标准积来表示，因大项都是构建任意逻辑运算的基本构建单元，也被定义为标个非线性器件只产生一个标准逻辑单元的可编程逻辑阵列称。输入输入与最大项输出

【参考文献】