多参数可调的低密度奇偶校验码编译码系统
发布时间：2021-03-10 21:31
低密度奇偶校验（low-density parity-check,LDPC）码是具有逼近香农（Shannon）极限的一种好码,且灵活性强,描述简单,是信道纠错编码技术的研究热点。针对某通信系统,为了使信息传输能够适应多种情况的需求,在LDPC码编译码原理的基础上设计了具有独特字插入功能、编码参数逐帧可变的编译码系统,同时采用信息位校验位打散功能的设计方法,可实现信息加密。不同码长的编译码模块采用复用的方案,随机存取内存（random access memory,RAM）按照最长码长设计,降低资源占用率。在加性高斯白噪声（additive white gaussian noise, AWGN）信道下基于最小和译码算法完成性能分析。仿真结果表明,该设计方案能够实现码长、迭代次数、打散方式、独特字插入等多参数可调的LDPC码编译码系统,且信息传输性能良好,资源占用率低。
【文章来源】：科学技术与工程. 2020,20(23)北大核心
【文章页数】：7 页
【部分图文】：
准循环LDPC码的基矩阵结构
得到这8组校验位则编码结束。以快速流水线双向递归编码算法为基础[11],采用图2所示的编码器结构进行实现。编码器采用了4类存储器[12],RAM_DATA用于存储待编码信息,RAM_Bi存储Bi分量,RAM_P0存储校验位P0,RAM_Pi存储校验位P1～P7。考虑到资源占用率的问题,3种码长的编码模块并没有采用3个独立的模块来实现,而是采用复用的方案。其中8的RAM按照最长码长设计,短码、中长码根据码长的不同,只占用RAM资源的一部分。
在计算每行对应的Bi分量时,按照校验矩阵的列分块形式从RAM_DATA中并行读取出各路信息数据进行异或操作,各路信息数据与其在校验矩阵中的偏移量相对应,通过递增RAM的地址或更新至下一行分块的起始偏移地址可计算下一个分量[13]。根据H矩阵的构造方式,每个子矩阵的偏移量是不相同的,如果采用块间并行的方式计算Bi,需要同时读取RAM的不同地址,会产生地址冲突的问题[14]。所以在进行信息序列存储时根据H矩阵的构造,本设计共使用了31块RAM_DATA,实现了Bi计算块间并行,块内串行,列间并行方式。在求解出Bi分量以后,计算出校验分量P0,然后依次计算出P1～P7。根据设计要求,需要进行信息位与校验位的打散设置,所以信息的输出要在计算出P0以后进行,可以边进行Pi的计算,边进行输出。
【参考文献】：
期刊论文
[1]一种低密度奇偶校验码LDPC的解码方法[J]. 钟培峰,刘小同,张笑. 集成电路应用. 2019(08)
[2]改进的LDPC译码方案设计及性能分析[J]. 单宝玲,李宗艳. 计算机工程与设计. 2019(06)
[3]LDPC编译码算法的仿真分析[J]. 詹平红,李红星,尹爱兵. 计算机与数字工程. 2019(05)
[4]Design of Irregular QC-LDPC Code Based Multi-Level Coded Modulation Scheme for High Speed Optical Communication Systems[J]. Liqian Wang,Dongdong Wang,Yongjing Ni,Xue Chen,Midou Cui,Fu Yang. 中国通信. 2019(05)
[5]基于线性约束关系的LDPC码校验矩阵盲识别算法[J]. 罗路为,雷迎科. 探测与控制学报. 2019(02)
[6]基于FPGA的LDPC译码器的设计[J]. 王海龙,郭大波. 吕梁学院学报. 2019(02)
[7]关于LDPC码算法研究与相关应用[J]. 陈路. 电子元器件与信息技术. 2018(10)
[8]LDPC基于最小和算法的译码实现[J]. 李千玲. 信息与电脑(理论版). 2018(12)
[9]基于LDPC码的安全可靠通信方法研究[J]. 史治平,任亚军,吕凤橙. 电子科技大学学报. 2017(05)
[10]基于归并算法的高速LDPC流水线译码器设计与实现[J]. 刘帅威,汪鼎文,周军,崔勇强. 科学技术与工程. 2014(34)
硕士论文
[1]LDPC码译码算法的研究及改进[D]. 吴文波.南昌航空大学 2018
[2]LDPC码高效编译码器设计与FPGA实现[D]. 张运鑫.河北大学 2015
[3]基于LDPC码的McEliece加密体制研究[D]. 冷文燕.北京邮电大学 2011
本文编号：3075311
【文章来源】：科学技术与工程. 2020,20(23)北大核心
【文章页数】：7 页
【部分图文】：
准循环LDPC码的基矩阵结构
得到这8组校验位则编码结束。以快速流水线双向递归编码算法为基础[11],采用图2所示的编码器结构进行实现。编码器采用了4类存储器[12],RAM_DATA用于存储待编码信息,RAM_Bi存储Bi分量,RAM_P0存储校验位P0,RAM_Pi存储校验位P1～P7。考虑到资源占用率的问题,3种码长的编码模块并没有采用3个独立的模块来实现,而是采用复用的方案。其中8的RAM按照最长码长设计,短码、中长码根据码长的不同,只占用RAM资源的一部分。
在计算每行对应的Bi分量时,按照校验矩阵的列分块形式从RAM_DATA中并行读取出各路信息数据进行异或操作,各路信息数据与其在校验矩阵中的偏移量相对应,通过递增RAM的地址或更新至下一行分块的起始偏移地址可计算下一个分量[13]。根据H矩阵的构造方式,每个子矩阵的偏移量是不相同的,如果采用块间并行的方式计算Bi,需要同时读取RAM的不同地址,会产生地址冲突的问题[14]。所以在进行信息序列存储时根据H矩阵的构造,本设计共使用了31块RAM_DATA,实现了Bi计算块间并行,块内串行,列间并行方式。在求解出Bi分量以后,计算出校验分量P0,然后依次计算出P1～P7。根据设计要求,需要进行信息位与校验位的打散设置,所以信息的输出要在计算出P0以后进行,可以边进行Pi的计算,边进行输出。
【参考文献】：
期刊论文
[1]一种低密度奇偶校验码LDPC的解码方法[J]. 钟培峰,刘小同,张笑. 集成电路应用. 2019(08)
[2]改进的LDPC译码方案设计及性能分析[J]. 单宝玲,李宗艳. 计算机工程与设计. 2019(06)
[3]LDPC编译码算法的仿真分析[J]. 詹平红,李红星,尹爱兵. 计算机与数字工程. 2019(05)
[4]Design of Irregular QC-LDPC Code Based Multi-Level Coded Modulation Scheme for High Speed Optical Communication Systems[J]. Liqian Wang,Dongdong Wang,Yongjing Ni,Xue Chen,Midou Cui,Fu Yang. 中国通信. 2019(05)
[5]基于线性约束关系的LDPC码校验矩阵盲识别算法[J]. 罗路为,雷迎科. 探测与控制学报. 2019(02)
[6]基于FPGA的LDPC译码器的设计[J]. 王海龙,郭大波. 吕梁学院学报. 2019(02)
[7]关于LDPC码算法研究与相关应用[J]. 陈路. 电子元器件与信息技术. 2018(10)
[8]LDPC基于最小和算法的译码实现[J]. 李千玲. 信息与电脑(理论版). 2018(12)
[9]基于LDPC码的安全可靠通信方法研究[J]. 史治平,任亚军,吕凤橙. 电子科技大学学报. 2017(05)
[10]基于归并算法的高速LDPC流水线译码器设计与实现[J]. 刘帅威,汪鼎文,周军,崔勇强. 科学技术与工程. 2014(34)
硕士论文
[1]LDPC码译码算法的研究及改进[D]. 吴文波.南昌航空大学 2018
[2]LDPC码高效编译码器设计与FPGA实现[D]. 张运鑫.河北大学 2015
[3]基于LDPC码的McEliece加密体制研究[D]. 冷文燕.北京邮电大学 2011
本文编号：3075311
本文链接：https://www.wllwen.com/kejilunwen/xinxigongchenglunwen/3075311.html
