基于FPGA的量子通信中经典信道的设计与实现

发布时间：2021-04-12 08:44

　　为满足量子密钥分发中对经典信道的设计需求,设计了一种片上可编程系统+FPGA+PHY芯片的经典信道解决方案。在FPGA内部构建片上可编程系统,通过NiosⅡ运行NicheStack TCP/IP实现TCP通信协议,并使用三速以太网IP和物理层芯片Marvel 88E1111实现以太网控制器。指令处理器软件结构易于将基于FPGA的经典以太网信道与量子态信号处理算法相结合实现,对量子通信系统小型化和集成化都具有重要意义。该方案在StratixⅣ上进行了实现。测试结果表明,系统端数据接口速度可达1 600 Mb/s,经典信道上行数据传输速度最高可达61 Mb/s,相较已有同类型设计提高了约20%的性能。 

【文章来源】：现代电子技术. 2020,43(09)北大核心

【文章页数】：5 页

【部分图文】：

硬件设计

上位机通过以太网将指令发送至软件，对FPGA进行控制。如图2所示，指令的最终执行由指令处理器完成，一个指令处理器对应一个独立的代码模块，因此，软件功能的增删主要是指令处理器的增删。在进行移植和集成时，依据量子系统中其他基于FPGA应用的需求，通过扩展指令和指令处理器的方式，实现所需的控制和功能。此外，编译器的优化等级越高，其最后生成的代码将更快、更密集，从而提高了NiosⅡ的计算效率。本文将编译器的优化等级设置为最高等级LEVEL 3，提升TCP性能。3.1 指令格式

上位机与FPGA数据传输测试。使用Matlab作为上位机，循环向Alice发送传输100 MB数据的指令SD,Alice将从数据接口连续完整地接收100 MB数据，并发送给Matlab。下行测试原理与上行测试一致，其指令为RD。测试结果如图5所示，上行速率为61.19 Mb/s，下行速率为74.94 Mb/s。图4 系统测试环境图

【参考文献】：
期刊论文
[1]基于FPGA的千兆以太网接口应用研究与实现[J]. 吴长瑞,徐建清,蒋景红.  现代电子技术. 2018(09)
[2]以太网数传系统在FPGA上的实现[J]. 贲广利,王永成,徐东东,郑佳宁,吴铮.  液晶与显示. 2017(08)
[3]FPGA与88E1111的千兆以太网接口设计[J]. 朱明辉,司斌,张从霞,张鹏.  单片机与嵌入式系统应用. 2017(03)
[4]千兆以太网通信端口FPGA设计与实现[J]. 朱保琨,刘广文.  计算机工程与设计. 2016(09)
[5]量子通信系统中基于FPGA的偏振控制[J]. 安辉耀,刘敦伟,耿瑞华,曾和平,赵林欣.  系统工程与电子技术. 2016(08)

博士论文
[1]量子通信中的精密时间测量技术研究[D]. 沈奇.中国科学技术大学 2013
[2]远距离量子密钥分发系统的相关研究[D]. 刘洋.中国科学技术大学 2012

硕士论文
[1]适用于量子密钥分发系统的TCP/IP协议栈的VLSI设计[D]. 林弘伟.中国科学技术大学 2018
[2]基于FPGA的QKD光源时序校准系统研究与设计[D]. 余海源.合肥工业大学 2017



本文编号：3133007