基于CCSDS标准的低码率LDPC码的编码器设计

发布时间：2017-04-21 12:01

  本文关键词：基于CCSDS标准的低码率LDPC码的编码器设计，由笔耕文化传播整理发布。

【摘要】：信道编码技术为数字通信系统的可靠传输信息提供了有效的保障,低密度奇偶校验(LDPC)码是现今性能最接近香农限的一种信道编码。本文基于空间咨询委员会(CCSDS)推荐的深空通信标准,针对码长为4096,码率为1/2、2/3、4/5的LDPC码,提出了一种实现在FPGA的编码器设计方法。根据生成矩阵的块循环特性,使用移位累加寄存器来设计编码器,三个码率使用同一套触发器,从而极大的节省了硬件消耗资源。具体内容包括:首先,本文研究了基于原模图构造的LDPC码,详细介绍了AR4JA原模图LDPC码,研究了AR4JA的校验矩阵的构造和生成矩阵的求解,通过DE理论和EXIT分析AR4JA码的译码性能。分析CCSDS标准中使用的AR4JA原模图LDPC,给出CCSDS标准中构造校验矩阵的方法,详细分析CCSDS标准中的编码方法。其次,本文详细介绍了准循环编码的编码原理。CCSDS标准中求解出的生成矩阵具有系统码特性和准循环特性,根据其特性,提出了一种基于反馈移位寄存累加器的编码电路,实现复杂度低,消耗硬件资源较少。最后,基于CCSDS标准,本文提出了一个LDPC码的编码器设计。通过数据分组完成数据成帧运算,通过末位补零使核心编码器模块的输入完毕和输出完毕所需要的时钟周期一致,从而保证连续编码的正确性和稳定性。依据不同应用场合,提出了串行编码电路和并行编码电路。同时,验证FPGA编码的正确性。通过软件仿真编码,分析译码性能曲线,以达到CCSDS标准给出的译码性能标准。再将硬件编码结果与软件编码结果进行比较,从而验证FPGA编码的正确性。
【关键词】：信道编码 LDPC码 CCSDS标准 准循环矩阵 FPGA 反馈移位寄存器
【学位授予单位】：中国科学院国家空间科学中心
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN911.22
【目录】：

• 摘要5-6
• Abstract6-12
• 第1章 绪论12-18
• 1.1 信息论12-13
• 1.2 信道编码13-15
• 1.3 LDPC码的研究现状15-16
• 1.4 论文研究内容简介16-18
• 第2章 LDPC码的基本原理18-32
• 2.1 有限域18-19
• 2.2 线性分组码19-21
• 2.3 LDPC码的基本概念21-23
• 2.4 LDPC码的编译码23-26
• 2.4.1 LDPC码编码23-25
• 2.4.2 LDPC码的译码25-26
• 2.5 LDPC码的性能分析26-31
• 2.5.1 DE理论27-29
• 2.5.2 EXIT图29-31
• 2.6 本章小结31-32
• 第3章 基于CCSDS标准的LDPC码32-42
• 3.1 原模图LDPC码32-34
• 3.2 AR4AJ原模图LDPC码34-36
• 3.3 AR4JA码性能分析36-37
• 3.4 CCSDS标准下的LDPC码37-40
• 3.5 本章小结40-42
• 第4章 LDPC码编码器设计42-56
• 4.1 编码原理42-45
• 4.1.1 生成矩阵的求解42-43
• 4.1.2 准循环编码器43-45
• 4.2 编码器设计45-49
• 4.2.1 数据分组47
• 4.2.2 生成矩阵存储47-48
• 4.2.3 编码核心48-49
• 4.3 编码器FPGA实现49-52
• 4.3.1 串行编码电路49-51
• 4.3.2 并行编码电路51-52
• 4.4 编码正确性验证52-54
• 4.5 本章小结54-56
• 第5章 总结与展望56-58
• 5.1 论文主要贡献56-57
• 5.2 进一步工作建议57-58
• 附录58-60
• 参考文献60-68
• 硕士学位期间科研成果68-70
• 致谢70

【参考文献】

中国期刊全文数据库 前1条

1 李慧;杨明川;李明;吕谷;郭庆;;行星际网络中AR4JA码性能分析[J];通信技术;2012年09期

  本文关键词：基于CCSDS标准的低码率LDPC码的编码器设计，由笔耕文化传播整理发布。

，

本文编号：320274