基于TMS320DM8168的H.264快速视频编码算法研究

发布时间：2021-07-04 02:51

　　随着通信技术的快速发展,视频逐渐成为了人类传递信息的主要方式之一。于此同时,大量的视频信息给网络传输和视频存储带来了巨大的压力。由于H.264编码标准具有高效的编码效率,在视频编解码领域得到了广泛的应用。但在一些领域,比如视频会议、远程医疗、视频制导,对视频的延时要求特别高,这就使得研究H.264快速视频编码算法越发的重要。开发视频编码系统是一件十分庞大而且复杂的工程,为了缩短编码系统的开发时间,降低设计复杂度和设计的工作量,同时保证较好的实时性要求,本文采用TI推出的专门针对视频编解码的高性能处理器芯片TMS320DM8168,设计了一个视频编码硬件系统;并利用其推出的DVR-RDK软件开发包,实现了视频采集、视频编码和基于RTP协议的网络组播,最后利用视频播放软件VLC进行解码并显示。基于上文提到的视频编解码系统,本文从采集到解码等多个环节逐一分析,明确造成延时的来源,有针对性地来减小整个视频编解码系统的延时。本文主要提出以下几个方法来减小视频编码系统的延时。1.结合TMS320DM8168的多核架构,提出了帧层并行处理方法,使视频采集、视频编码和网络传输3个任务能够在多个核同时并... 

【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校

【文章页数】：93 页

【学位级别】：硕士

【部分图文】：

TMS320DM8168系统组成

主要负责外围设备控制功能，包括数据读取、存储、控制等功能。(2) DSP 子系统 最高频率 1GHz； 浮点超长指令字（VLIW）DSP； 64 个通用 32 位寄存器； 6 个算术逻辑单元（ALU）； 2 个乘法器； 256K 字节 L2 统一映射 RAM 和高速缓存； 主要负责 OSD 或算法处理。(3) 高清视频图像协处理器HDVICP2 是高清视频图像协处理器，支持每秒 60 帧逐行或每秒 120 场隔行 10分辨率精度。HDVICP2 支持以下的编解码（Codec）标准，可以加速编解码标准的有功能，不需要 DSP 干预。HDVICP2 主要支持 BP/MP/HP 编码和解码；支持 H.2的 Fast Profile/ECDO 编码和解码。

HDVPSS 内部结构

【参考文献】：
期刊论文
[1]峰值信噪比不能正确反映电视图像的主观质量[J]. 徐孟侠.  电视技术. 2004(07)

博士论文
[1]基于超长指令字处理器的同时多线程关键技术研究[D]. 万江华.国防科学技术大学 2006

硕士论文
[1]H.264视频编解码的FPGA实现[D]. 高李娜.西安电子科技大学 2017
[2]基于TMS320DM385的低延时H.264视频编码算法研发[D]. 周嘉彬.浙江大学 2017
[3]DM8168高清视频采集系统开发[D]. 文念.华中科技大学 2016
[4]无人机低时延抗误码音视频编解码系统软件设计[D]. 张露.浙江大学 2016
[5]基于Davinci处理器的H.264视频编码器软件设计和优化实现[D]. 应翔.浙江大学 2007



本文编号：3263879