多通道基带信号实时回放系统
发布时间：2021-07-12 17:18
本文设计了一种支持多通道基带信号实时回放的系统,该系统具有带宽高、通道多以及支持实时回放与存储的优点,适合高数据采样精度、高系统集成度以及高通信协议速率的基带信号回放,为基带信号处理算法提供研究手段,可以用于卫星遥感、雷达探测以及网络通信等领域。本文首先阐述了 eMMC（Embedded Multi Media Card）存储、FPGA高速数据收发以及总线互联的设计技术,并从电源、时钟复位、存储配置几个角度入手,完成了多通道基带信号实时回放系统的硬件电路设计;接着基于Intel FPGA系统级集成工具Qsys,设计了信号回放与存储、eMMC接口以及协议转换等模块,解决了数据传输以及接口总线协议不一致等问题,实现了多路高速基带信号切换回放、基带信号存储与加载的功能;最后对系统进行了功能验证与性能测试。测试与验证结果表明:系统可以支持4个通道的基带信号实时回放,单个通道的最高回放速率可以达到2.31GB/s,且支持40MB/s的信号存储速率以及227MB/s的信号加载速率,达到了系统的设计目标。
【文章来源】：浙江大学浙江省 211工程院校 985工程院校 教育部直属院校
【文章页数】：118 页
【学位级别】：硕士
【部分图文】：
图２．１工作在ＨＳ４００模式下的主控制器与ｅＭＭＣ设备［３８】??
为了避免轮询操作对主控制器的资源占用，ｅＭＭＣ设备可以这种模式下不进行数据传输，只允许处理中断请求，可以在一定制器的任务负载。??ＧＡ串行收发器??于高速串行通信在传输速度以及抗干扰方面的优势［６６］，ＦＰＧＡ器入一定数量的串行收发器以提供对各种高速串行总线协议的支持产的ＦＰＧＡ为例，其串行收发器的结构如图２．２所示。从图中发器是由收发器ＰＨＹ层、收发器锁相环（ＰＬＬ）以及时钟生成模其中收发器ＰＨＹ层可以分成彼此独立的接收和发送两个通道，道内部又分成物理介质接入层（ＰＭＡ）和物理编码子层（ＰＣＳ）两依次对各个部分进行介绍。??
鉴于高速串行通信在传输速度以及抗干扰方面的优势［６６］，ＦＰＧＡ器件内部往??往会嵌入一定数量的串行收发器以提供对各种高速串行总线协议的支持。以Ｉｎｔｅｌ??公司生产的ＦＰＧＡ为例，其串行收发器的结构如图２．２所示。从图中可以看出，??串行收发器是由收发器ＰＨＹ层、收发器锁相环（ＰＬＬ）以及时钟生成模块（ＣＧＢ）组??成的。其中收发器ＰＨＹ层可以分成彼此独立的接收和发送两个通道，且在接收??发送通道内部又分成物理介质接入层（ＰＭＡ）和物理编码子层（ＰＣＳ）两个部分。??下面将依次对各个部分进行介绍。??Ｒｅｆｅｒｅｎｃｅ?ＦＰＧＡ?Ｆａｂｒｉｃ??ａ〇ｃｋ??ｔｘ＿ｐｍａ?ｔｘ?ｔｘ＿ｃｏｒｅ?ｒｘ＿ｃｏｒｅ?ｒｘ?ｒｘ＿ｐｍａ??ｙ?ｅｌｋ?＞ｕｔ?ｄｉ?Ｊａ?ｄｋｉｎ?＾??ＡＴＸＰＵ?ｐ?＜?，一??ｆＰＵ?■?ＴＸＦＩＦＯ?顯?Ｅ?ＨＢＫ．?ＲＸＦＩＦＯ??ｃｍｕｐｌｌ?｜?＜??Ｓ??Ｓｅｒｉａｌ?Ｐａｒａｌｌｅｌ?，丨??ｃｌｏｃｋ?ｃｌｏｃｋ?＾?????１Ｉ??６４Ｂ／６６Ｂ?Ｅｎｃｏｄｅｒ＊！＊——■?＞６４?Ｂ／６６Ｂ?Ｄｅｃｏｄｅｒ?Ｍ??ｉｒｈ??Ｖ?７?Ｓｃｒａｍｂｌｅｒ?＜?８?＞?Ｄｅｓｃｒａｍｂｌｅｒ??｜Ｔ?１?ｔｘ?ｒ，—」：??Ｉ?ｉ?ＴＸ?Ｇｅａｒｂｏｘ?＜?＜ＣｌｋＰＵｔ－，?Ｒ?＞?ＲＸ?Ｇｅａｒｂｏｘ??Ｉ?１?Ｕ：?「＂ｋｍ丄ｍ．ｐ占．．．．．．．．．．．．．＿＿＿＿??ｏ?丫?！！???％?＞?Ｄｅｓｅｒ
【参考文献】：
期刊论文
[1]基于FPGA的串行64B/66B编解码IP核设计与研究[J]. 庞志锋,刘毅夫,安国臣,王晓君. 科技风. 2018(25)
[2]基于FPGA的HS400模式eMMC控制器设计与实现[J]. 张煜,陈微,吴利舟,肖侬. 计算机工程与科学. 2018(06)
[3]实时记录及实时回放软件的设计与实现[J]. 杨晓萍,韩春永. 信息与电脑(理论版). 2018(11)
[4]高光谱成像技术的应用与发展[J]. 周阳,杨宏海,刘勇,林森. 宇航计测技术. 2017(04)
[5]基于Qsys的高速信号误码测试系统设计[J]. 饶垚,邹波,蔡珂. 电子测试. 2016(14)
[6]Virtex-6 FPGA的eMMC控制器设计[J]. 张耀军,孙铭,王锏. 单片机与嵌入式系统应用. 2016 (02)
[7]高速I/O接口技术[J]. 康翔,张卜瑞. 电子工程师. 2008(05)
硕士论文
[1]eMMC主机控制器设计与研究[D]. 卢腾辉.华南理工大学 2018
[2]面向eMMC协议的SoC系统设计[D]. 张诚.黑龙江大学 2018
[3]射频信号记录回放系统设计与实现[D]. 曹京胜.中北大学 2018
[4]基于FPGA的雷达采集回放系统设计与实现[D]. 侯云飞.西安电子科技大学 2017
[5]高速光纤数据采集与传输系统关键技术研究[D]. 陈一波.中北大学 2017
[6]基于eMMC的硬件电路设计及模型验证[D]. 方博.杭州电子科技大学 2017
[7]FPGA功耗早期评估模型研究与实现[D]. 徐凯.东南大学 2016
[8]基于FPGA结构高速PCIe总线传输系统设计与实现[D]. 贺位位.电子科技大学 2016
[9]高速数据回放系统FPGA硬件架构设计与实现[D]. 朱蒋财.浙江大学 2016
[10]基于FPGA高速通用串行接口的设计与应用[D]. 张清亮.西安电子科技大学 2015
本文编号：3280328
【文章来源】：浙江大学浙江省 211工程院校 985工程院校 教育部直属院校
【文章页数】：118 页
【学位级别】：硕士
【部分图文】：
图２．１工作在ＨＳ４００模式下的主控制器与ｅＭＭＣ设备［３８】??
为了避免轮询操作对主控制器的资源占用，ｅＭＭＣ设备可以这种模式下不进行数据传输，只允许处理中断请求，可以在一定制器的任务负载。??ＧＡ串行收发器??于高速串行通信在传输速度以及抗干扰方面的优势［６６］，ＦＰＧＡ器入一定数量的串行收发器以提供对各种高速串行总线协议的支持产的ＦＰＧＡ为例，其串行收发器的结构如图２．２所示。从图中发器是由收发器ＰＨＹ层、收发器锁相环（ＰＬＬ）以及时钟生成模其中收发器ＰＨＹ层可以分成彼此独立的接收和发送两个通道，道内部又分成物理介质接入层（ＰＭＡ）和物理编码子层（ＰＣＳ）两依次对各个部分进行介绍。??
鉴于高速串行通信在传输速度以及抗干扰方面的优势［６６］，ＦＰＧＡ器件内部往??往会嵌入一定数量的串行收发器以提供对各种高速串行总线协议的支持。以Ｉｎｔｅｌ??公司生产的ＦＰＧＡ为例，其串行收发器的结构如图２．２所示。从图中可以看出，??串行收发器是由收发器ＰＨＹ层、收发器锁相环（ＰＬＬ）以及时钟生成模块（ＣＧＢ）组??成的。其中收发器ＰＨＹ层可以分成彼此独立的接收和发送两个通道，且在接收??发送通道内部又分成物理介质接入层（ＰＭＡ）和物理编码子层（ＰＣＳ）两个部分。??下面将依次对各个部分进行介绍。??Ｒｅｆｅｒｅｎｃｅ?ＦＰＧＡ?Ｆａｂｒｉｃ??ａ〇ｃｋ??ｔｘ＿ｐｍａ?ｔｘ?ｔｘ＿ｃｏｒｅ?ｒｘ＿ｃｏｒｅ?ｒｘ?ｒｘ＿ｐｍａ??ｙ?ｅｌｋ?＞ｕｔ?ｄｉ?Ｊａ?ｄｋｉｎ?＾??ＡＴＸＰＵ?ｐ?＜?，一??ｆＰＵ?■?ＴＸＦＩＦＯ?顯?Ｅ?ＨＢＫ．?ＲＸＦＩＦＯ??ｃｍｕｐｌｌ?｜?＜??Ｓ??Ｓｅｒｉａｌ?Ｐａｒａｌｌｅｌ?，丨??ｃｌｏｃｋ?ｃｌｏｃｋ?＾?????１Ｉ??６４Ｂ／６６Ｂ?Ｅｎｃｏｄｅｒ＊！＊——■?＞６４?Ｂ／６６Ｂ?Ｄｅｃｏｄｅｒ?Ｍ??ｉｒｈ??Ｖ?７?Ｓｃｒａｍｂｌｅｒ?＜?８?＞?Ｄｅｓｃｒａｍｂｌｅｒ??｜Ｔ?１?ｔｘ?ｒ，—」：??Ｉ?ｉ?ＴＸ?Ｇｅａｒｂｏｘ?＜?＜ＣｌｋＰＵｔ－，?Ｒ?＞?ＲＸ?Ｇｅａｒｂｏｘ??Ｉ?１?Ｕ：?「＂ｋｍ丄ｍ．ｐ占．．．．．．．．．．．．．＿＿＿＿??ｏ?丫?！！???％?＞?Ｄｅｓｅｒ
【参考文献】：
期刊论文
[1]基于FPGA的串行64B/66B编解码IP核设计与研究[J]. 庞志锋,刘毅夫,安国臣,王晓君. 科技风. 2018(25)
[2]基于FPGA的HS400模式eMMC控制器设计与实现[J]. 张煜,陈微,吴利舟,肖侬. 计算机工程与科学. 2018(06)
[3]实时记录及实时回放软件的设计与实现[J]. 杨晓萍,韩春永. 信息与电脑(理论版). 2018(11)
[4]高光谱成像技术的应用与发展[J]. 周阳,杨宏海,刘勇,林森. 宇航计测技术. 2017(04)
[5]基于Qsys的高速信号误码测试系统设计[J]. 饶垚,邹波,蔡珂. 电子测试. 2016(14)
[6]Virtex-6 FPGA的eMMC控制器设计[J]. 张耀军,孙铭,王锏. 单片机与嵌入式系统应用. 2016 (02)
[7]高速I/O接口技术[J]. 康翔,张卜瑞. 电子工程师. 2008(05)
硕士论文
[1]eMMC主机控制器设计与研究[D]. 卢腾辉.华南理工大学 2018
[2]面向eMMC协议的SoC系统设计[D]. 张诚.黑龙江大学 2018
[3]射频信号记录回放系统设计与实现[D]. 曹京胜.中北大学 2018
[4]基于FPGA的雷达采集回放系统设计与实现[D]. 侯云飞.西安电子科技大学 2017
[5]高速光纤数据采集与传输系统关键技术研究[D]. 陈一波.中北大学 2017
[6]基于eMMC的硬件电路设计及模型验证[D]. 方博.杭州电子科技大学 2017
[7]FPGA功耗早期评估模型研究与实现[D]. 徐凯.东南大学 2016
[8]基于FPGA结构高速PCIe总线传输系统设计与实现[D]. 贺位位.电子科技大学 2016
[9]高速数据回放系统FPGA硬件架构设计与实现[D]. 朱蒋财.浙江大学 2016
[10]基于FPGA高速通用串行接口的设计与应用[D]. 张清亮.西安电子科技大学 2015
本文编号：3280328
本文链接：https://www.wllwen.com/kejilunwen/xinxigongchenglunwen/3280328.html
