基于ZYNQ的光纤-以太网传输系统设计
发布时间：2021-08-21 15:11
为满足合成孔径雷达实时成像、数据回放等高速可靠数据传输需求,解决传统数据传输系统由于接口要求高、体积与功耗大以及网络配置不灵活等原因不适合用于外场试验的问题,基于ZYNQ芯片设计一种光纤接口到以太网接口的数据传输系统。主要介绍数据传输流程的实现方法,并提出一种三级乒乓和指令并行的优化策略保证数据正确,提高传输速度;通过移植嵌入式Linux系统实现灵活修改网络配置。与传统方案相比,该系统在体积、功耗和灵活性上具有明显优势。经实验验证,数据传输速度可达770 Mb/s。
【文章来源】：光通信技术. 2020,44(07)北大核心
【文章页数】：5 页
【部分图文】：
光纤-以太网系统架构图
图2中，tx＿tready在输出信号被接收并且数据准备发送时断言，tx＿tvalid在输出流信号或源信号有效时断言，这样将数据从应用程序移动到tx＿data总线并执行流控制，实现发送。当tx＿tvalid取消断言时，字间会创建并保留间隙。数据到达接收侧时，rx＿tvalid被断言，从用户接口rx＿tdata总线将数据移动到应用程序并执行流控制，实现数据接收。数据必须立即读取，否则将丢失。接口使用先进先出（FIFO）方式保存数据，将rx＿tvalid用作FIFO写使能。系统使用2路Aurora IP用户接口，数据位宽为32 bit，每路速率为2.5 Gb/s，参考时钟为125 MHz，用户时钟为PS提供的150 MHz时钟。Aurora IP核在物理层进行8B/10B编码，2路Aurora协议可提供4 Gb/s的数据速率，可保证数据稳定正确传输并超过系统后级千兆以太网的速率。
AXI4总线含有读地址通道、写地址通道、读数据通道、写数据通道、写应答通道和系统信号（总线时钟ACLK、总线复位ARESETN），其中多个通道有READY/VALID握手机制，控制信号多，使用复杂。将AXI4协议进行封装，只引出少数信号给用户，这样可以大幅缩短后期开发和维护周期。PL为AXI＿HP的主设备，模块命名为AXI master。AXI master由有限状态机实现，状态转移图如图3所示。AXI master初始化后进入WR＿IDLE状态，复位所有控制信号和数据信号，在接收到数据传输请求信号burst＿req后进入WA＿WAIT状态，更新外部输入的数据、数据长度len和起始地址。如果FIFO不为空，进入WA＿START状态，在此状态下与AXI＿HP接口进行握手并给last信号赋值，由于最大突发长度为256，在传输结束时需要根据last信号判断是否需要进行再一次传输，若数据长度len大于256,last信号置0，否则置1。在WA＿PROC状态输出AXI可写信号burst＿data＿req，对计数器cnt进行累加。WR＿DONE状态输出传输完成信号burst＿finish。
【参考文献】：
期刊论文
[1]大容量高速回放系统设计与实现[J]. 黄刚. 物联网技术. 2019(06)
[2]基于FPGA的USB3.0高清视频传输系统的设计[J]. 黎欢,唐清善,李亚捷,肖罗军,单威武,何功银. 测控技术. 2019(03)
[3]基于FPGA和USB2.0的数据采集系统[J]. 陈柯勋,王振田,王飞. 工业技术创新. 2017(05)
[4]一种基于PCIE总线的改进分散集聚DMA的设计[J]. 陈沛伟,邢同鹤,董勇伟,梁兴东. 雷达科学与技术. 2017(05)
[5]红外图像存储与回放系统的设计[J]. 张华,张海斌. 光电技术应用. 2017(02)
[6]基于FPGA的千兆以太网-光口转换器设计与实现[J]. 陈一波,杨玉华,王红亮,王朝杰,胡晓峰. 仪表技术与传感器. 2016(11)
[7]基于ARM和FPGA的多通道振动信号采集仪的设计[J]. 宋雅琪,韩晓军,荣锋,龚楚云. 仪表技术与传感器. 2016(05)
硕士论文
[1]基于FPGA的低功耗USB多功能数据采集系统设计与实现[D]. 方雨虹.浙江大学 2019
[2]基于FPGA与USB2.0的高速红外图像传输系统设计[D]. 汪文胜.华中科技大学 2017
[3]多格式、多抽样频率生理信号管理及实时回放系统[D]. 张春游.山东师范大学 2014
本文编号：3355839
【文章来源】：光通信技术. 2020,44(07)北大核心
【文章页数】：5 页
【部分图文】：
光纤-以太网系统架构图
图2中，tx＿tready在输出信号被接收并且数据准备发送时断言，tx＿tvalid在输出流信号或源信号有效时断言，这样将数据从应用程序移动到tx＿data总线并执行流控制，实现发送。当tx＿tvalid取消断言时，字间会创建并保留间隙。数据到达接收侧时，rx＿tvalid被断言，从用户接口rx＿tdata总线将数据移动到应用程序并执行流控制，实现数据接收。数据必须立即读取，否则将丢失。接口使用先进先出（FIFO）方式保存数据，将rx＿tvalid用作FIFO写使能。系统使用2路Aurora IP用户接口，数据位宽为32 bit，每路速率为2.5 Gb/s，参考时钟为125 MHz，用户时钟为PS提供的150 MHz时钟。Aurora IP核在物理层进行8B/10B编码，2路Aurora协议可提供4 Gb/s的数据速率，可保证数据稳定正确传输并超过系统后级千兆以太网的速率。
AXI4总线含有读地址通道、写地址通道、读数据通道、写数据通道、写应答通道和系统信号（总线时钟ACLK、总线复位ARESETN），其中多个通道有READY/VALID握手机制，控制信号多，使用复杂。将AXI4协议进行封装，只引出少数信号给用户，这样可以大幅缩短后期开发和维护周期。PL为AXI＿HP的主设备，模块命名为AXI master。AXI master由有限状态机实现，状态转移图如图3所示。AXI master初始化后进入WR＿IDLE状态，复位所有控制信号和数据信号，在接收到数据传输请求信号burst＿req后进入WA＿WAIT状态，更新外部输入的数据、数据长度len和起始地址。如果FIFO不为空，进入WA＿START状态，在此状态下与AXI＿HP接口进行握手并给last信号赋值，由于最大突发长度为256，在传输结束时需要根据last信号判断是否需要进行再一次传输，若数据长度len大于256,last信号置0，否则置1。在WA＿PROC状态输出AXI可写信号burst＿data＿req，对计数器cnt进行累加。WR＿DONE状态输出传输完成信号burst＿finish。
【参考文献】：
期刊论文
[1]大容量高速回放系统设计与实现[J]. 黄刚. 物联网技术. 2019(06)
[2]基于FPGA的USB3.0高清视频传输系统的设计[J]. 黎欢,唐清善,李亚捷,肖罗军,单威武,何功银. 测控技术. 2019(03)
[3]基于FPGA和USB2.0的数据采集系统[J]. 陈柯勋,王振田,王飞. 工业技术创新. 2017(05)
[4]一种基于PCIE总线的改进分散集聚DMA的设计[J]. 陈沛伟,邢同鹤,董勇伟,梁兴东. 雷达科学与技术. 2017(05)
[5]红外图像存储与回放系统的设计[J]. 张华,张海斌. 光电技术应用. 2017(02)
[6]基于FPGA的千兆以太网-光口转换器设计与实现[J]. 陈一波,杨玉华,王红亮,王朝杰,胡晓峰. 仪表技术与传感器. 2016(11)
[7]基于ARM和FPGA的多通道振动信号采集仪的设计[J]. 宋雅琪,韩晓军,荣锋,龚楚云. 仪表技术与传感器. 2016(05)
硕士论文
[1]基于FPGA的低功耗USB多功能数据采集系统设计与实现[D]. 方雨虹.浙江大学 2019
[2]基于FPGA与USB2.0的高速红外图像传输系统设计[D]. 汪文胜.华中科技大学 2017
[3]多格式、多抽样频率生理信号管理及实时回放系统[D]. 张春游.山东师范大学 2014
本文编号：3355839
本文链接：https://www.wllwen.com/kejilunwen/xinxigongchenglunwen/3355839.html
