一种多码率LDPC编译码关键技术研究
发布时间:2021-09-16 19:45
LDPC码因其优异的纠错性能成为了目前主流的信道编码方案之一,在众多的通信系统中得到应用。在通信应用中,一般要求LDPC码的码率能够根据当前业务需要或信道状态灵活调整,因此需要多种不同的码率。本文针对多码率LDPC编译码关键技术展开研究,主要内容如下:第一,设计了一种针对QC-LDPC码的多码率编译码方案。通常,为获得多种码率可以采用多种不同的校验矩阵,也可以采用打孔、缩短、扩展等技术。本文设计的方案将矩阵切换与打孔技术结合。多码率编码由生成矩阵可配的编码器和打孔模块组成。多码率译码由填充模块和校验矩阵可配的译码器组成。第二,对提出的多码率编译码方案进行了设计与仿真。首先分析了常用的编码算法的特点,采用QC-LDPC码生成矩阵编码算法进行可配编码器设计。接着分析了打孔算法,采用分组排序算法作为打孔算法。然后对比了不同译码算法,选择了分层归一化最小和算法进行可配译码器设计。最后,选用IEEE 802.16e中的LDPC码对译码算法和打孔方案进行了仿真。译码算法的仿真验证了分层归一化算法的优越性,同时确定了归一化因子?取值为0.75,最大迭代次数10,量化位宽6比特。打孔方案的仿真结果表明...
【文章来源】:电子科技大学四川省 211工程院校 985工程院校 教育部直属院校
【文章页数】:91 页
【学位级别】:硕士
【文章目录】:
摘要
abstract
第一章 绪论
1.1 研究背景与意义
1.1.1 数字通信系统与信道编码
1.1.2 LDPC码的发展与研究意义
1.2 研究内容与贡献
1.3 论文结构与安排
第二章 LDPC编译码技术研究现状
2.1 LDPC码概述
2.1.1 LDPC码的定义
2.1.2 LDPC码的Tanner图表示
2.1.3 LDPC码的分类
2.2 LDPC码编译码技术
2.2.1 编码技术
2.2.2 译码技术
2.3 多码率LDPC码技术
2.4 本章小结
第三章 多码率LDPC编译码设计与仿真
3.1 多码率编码
3.1.1 可配编码器
3.1.2 打孔算法
3.2 多码率译码
3.2.1 填充
3.2.2 可配译码器
3.3 多码率LDPC编译码仿真
3.3.1 仿真链路
3.3.2 仿真结果与分析
3.4 本章小结
第四章 多码率LDPC编码实现
4.1 IEEE 802.16e标准LDPC码
4.2 多码率LDPC编码器总体结构
4.3 编码器关键模块实现
4.3.1 控制模块
4.3.2 生成矩阵存储模块
4.3.3 校验位计算模块
4.3.4 打孔模块
4.3.5 输出缓存模块
4.4 行为级仿真和综合结果
4.4.1 行为级仿真
4.4.2 综合结果
4.5 本章小结
第五章 多码率LDPC译码实现
5.1 多码率LDPC译码器总体结构
5.2 译码器关键模块实现
5.2.1 输入缓存
5.2.2 后验信息存储
5.2.3 外信息存储
5.2.4 控制模块
5.2.5 移位网络
5.2.6 处理单元阵列
5.2.7 译码输出
5.3 行为级仿真和综合结果
5.3.1 行为级仿真
5.3.2 综合结果
5.4 本章小结
第六章 结束语
6.1 本文总结
6.2 下一步工作的建议
致谢
参考文献
攻读硕士学位期间的研究成果
本文编号:3397184
【文章来源】:电子科技大学四川省 211工程院校 985工程院校 教育部直属院校
【文章页数】:91 页
【学位级别】:硕士
【文章目录】:
摘要
abstract
第一章 绪论
1.1 研究背景与意义
1.1.1 数字通信系统与信道编码
1.1.2 LDPC码的发展与研究意义
1.2 研究内容与贡献
1.3 论文结构与安排
第二章 LDPC编译码技术研究现状
2.1 LDPC码概述
2.1.1 LDPC码的定义
2.1.2 LDPC码的Tanner图表示
2.1.3 LDPC码的分类
2.2 LDPC码编译码技术
2.2.1 编码技术
2.2.2 译码技术
2.3 多码率LDPC码技术
2.4 本章小结
第三章 多码率LDPC编译码设计与仿真
3.1 多码率编码
3.1.1 可配编码器
3.1.2 打孔算法
3.2 多码率译码
3.2.1 填充
3.2.2 可配译码器
3.3 多码率LDPC编译码仿真
3.3.1 仿真链路
3.3.2 仿真结果与分析
3.4 本章小结
第四章 多码率LDPC编码实现
4.1 IEEE 802.16e标准LDPC码
4.2 多码率LDPC编码器总体结构
4.3 编码器关键模块实现
4.3.1 控制模块
4.3.2 生成矩阵存储模块
4.3.3 校验位计算模块
4.3.4 打孔模块
4.3.5 输出缓存模块
4.4 行为级仿真和综合结果
4.4.1 行为级仿真
4.4.2 综合结果
4.5 本章小结
第五章 多码率LDPC译码实现
5.1 多码率LDPC译码器总体结构
5.2 译码器关键模块实现
5.2.1 输入缓存
5.2.2 后验信息存储
5.2.3 外信息存储
5.2.4 控制模块
5.2.5 移位网络
5.2.6 处理单元阵列
5.2.7 译码输出
5.3 行为级仿真和综合结果
5.3.1 行为级仿真
5.3.2 综合结果
5.4 本章小结
第六章 结束语
6.1 本文总结
6.2 下一步工作的建议
致谢
参考文献
攻读硕士学位期间的研究成果
本文编号:3397184
本文链接:https://www.wllwen.com/kejilunwen/xinxigongchenglunwen/3397184.html