基于40nm CMOS工艺的1.5-3.0GHz电荷泵锁相环的设计

发布时间：2017-05-02 06:10

  本文关键词：基于40nm CMOS工艺的1.5-3.0GHz电荷泵锁相环的设计，由笔耕文化传播整理发布。

【摘要】：21世纪以来,随着通信需求的提高,新的通信技术和实现方式迅猛发展。同时,由于人类生活水平的提高,对无线通信技术的发展提出了更高的要求。智能无线终端也从根本上颠覆了人类的生产和生活方式。物联网(Internet of Things,IoTs)、智慧家庭、智慧城市、可穿戴等新兴市场的崛起促使无线通信集成电路向单片化、低功耗、高能效等方向发展。而锁相环(Phase Locked Loop, PLL)作为无线通信集成电路系统中的重要模块单元,它的性能很大程度上影响着相应通信系统的误码率。本文基于SMIC 40nm工艺设计了一个输出频率范围在1.5-3.0GHz电荷泵锁相环(Charge Pump Phase Locked Loop, CPPLL)电路。电荷泵(Charge Pump, CP)的性能决定了锁相环带内的噪声性能和杂散水平。电荷泵电路存在的非理想效应会使得控制电压上产生纹波并周期性的调制压控振荡器(Voltage Controlled Oscillator, VCO)的输出产生参考杂散,影响输出的噪声性能。本文设计了一个改进型动态匹配电荷泵电路,最大电流失配率为0.83%@0.3-0.7V,相比较于传统电荷泵电路参考杂散由-37.65dBc降低至-56.37dBc,改善了锁相环杂散性能。环路滤波器是一个低通滤波器(Low Pass Filter, LPF)。它会滤除控制电压上的高频谐波,同时也会抑制锁相环的带外噪声。滤波器的带宽同时决定了整个锁相环的性能,包括锁定时间、稳定性、参考杂散等。本文采用双电荷泵的锁相环结构从而有效的减小了环路滤波器的面积。压控振荡器作为锁相环电路的核心电路模块,它的性能直接决定了锁相环电路的噪声性能。目前锁相环中的压控振荡器主要由两种方式实现,一种是基于延迟单元的环形振荡器,另一种是基于电感电容的振荡器。本文分析了振荡器电路的工作原理和数学模型并基于延迟单元设计了一个输出频率范围在1.5-3.0GHz的环形振荡器，输出3.0GHz时其相位噪声为-86.84dB @1MHz。最后,本文基于SMIC 40nm工艺下设计了一个供电电压1.1V的电荷泵锁相环电路。锁相环的输出频率范围为1.5-3.0GHz,核心电路为0.1mm2,锁定时间约为60μs,功耗为3.5mW @3.0GHz,峰峰抖动为11.65ps @3.0GHz。
【关键词】：无线通信 锁相环 电荷泵 压控振荡器
【学位授予单位】：中国科学技术大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN911.8
【目录】：

• 摘要5-6
• Abstract6-16
• 第1章 绪论16-20
• 1.1 研究背景16
• 1.2 集成锁相环的发展16-18
• 1.2.1 集成电路的发展16-17
• 1.2.2 锁相环电路的发展与应用17-18
• 1.3 论文的主要工作及结构安排18-20
• 1.3.1 论文的主要工作18-19
• 1.3.2 结构安排19-20
• 第2章 锁相环的组成和工作原理20-40
• 2.1 锁相环电路概述20-21
• 2.2 鉴频鉴相器21-25
• 2.3 电荷泵25-27
• 2.3.1 电荷泵的工作原理25-26
• 2.3.2 电荷泵分类26-27
• 2.4 环路滤波器27-29
• 2.4.1 无源滤波器27-28
• 2.4.2 有源滤波器28-29
• 2.5 压控振荡器29-36
• 2.5.1 压控振荡器起振条件30-31
• 2.5.2 压控振荡器分类31-36
• 2.6 分频器36-38
• 2.6.1 脉冲吞咽分频器36-37
• 2.6.2 除2/3分频单元级联的分频器37-38
• 2.7 本章小结38-40
• 第3章 锁相环的环路参数和环路特性40-56
• 3.1 锁相环环路特性分析40-45
• 3.1.1 二阶电荷泵锁相环数学模型和环路特性分析40-43
• 3.1.2 三阶电荷泵锁相环数学模型和环路特性分析43-45
• 3.2 电荷泵锁相环的噪声特性45-52
• 3.2.1 时钟抖动45-47
• 3.2.2 相位噪声47-48
• 3.2.3 参考杂散及其产生机制48-49
• 3.2.4 相位噪声的影响49-50
• 3.2.5 锁相环中各模块噪声传递函数50-52
• 3.3 锁相环设计过程52
• 3.4 1.5-3.0 GHz电荷泵锁相环设计52-54
• 3.5 本章小结54-56
• 第4章 电荷泵锁相环中各电路模块设计56-86
• 4.1 鉴频鉴相器设计与仿真56-62
• 4.1.1 鉴频鉴相器的“死区”效应和消除56-57
• 4.1.2 鉴频鉴相器中的DFF的实现57-60
• 4.1.3 鉴频鉴相器的设计与仿真60-62
• 4.2 电荷泵设计与仿真62-76
• 4.2.1 电荷泵的非理想效应62-66
• 4.2.2 常见的电荷泵电路66-70
• 4.2.3 低电流失配电荷泵的设计70-76
• 4.3 环路滤波器的设计76-77
• 4.4 压控振荡器设计与仿真77-83
• 4.4.1 环形振荡器延迟单元设计77-80
• 4.4.2 环形振荡器设计与仿真80-83
• 4.5 分频器设计与仿真83-85
• 4.6 本章小结85-86
• 第5章 锁相环的版图设计和环路仿真结果86-96
• 5.1 集成电路版图设计86-93
• 5.1.1 版图的设计规则和流程86-87
• 5.1.2 版图的匹配技术87-89
• 5.1.3 版图中的闩锁效应和天线效应89-90
• 5.1.4 版图中的干扰和噪声90
• 5.1.5 锁相环各模块版图和整体版图90-93
• 5.2 锁相环的联合仿真结果93-95
• 5.3 本章小结95-96
• 第6章 总结与展望96-98
• 6.1 总结96-97
• 6.2 展望97-98
• 参考文献98-104
• 致谢104-106
• 在读期间发表的学术论文106

【相似文献】

中国期刊全文数据库 前10条

1 赵赛果;李巍;王子立;;电荷泵锁相环的事件驱动建模与仿真[J];现代电子技术;2008年14期

2 陈志明;尹勇生;邓红辉;梁上泉;;一种高性能4阶电荷泵锁相环的设计[J];合肥工业大学学报(自然科学版);2008年08期

3 张智;徐毅;;高阶电荷泵锁相环稳定性分析新方法[J];科技信息;2009年12期

4 李仲秋;胡锦;陈迪平;;三阶电荷泵锁相环的稳定性分析[J];电子器件;2006年02期

5 曾健平;何先良;章兢;晏敏;曾云;;三阶电荷泵锁相环的改进型事件驱动模型[J];湖南大学学报(自然科学版);2008年03期

6 魏建军;李春昌;康继昌;;自偏置自适应电荷泵锁相环[J];四川大学学报(工程科学版);2010年02期

7 李冰;黄宗浩;吴建辉;;电荷泵锁相环电路设计及其性能[J];吉首大学学报(自然科学版);2010年02期

8 李仲秋;;三阶电荷泵锁相环稳定性因子的定值方法[J];固体电子学研究与进展;2011年04期

9 鲁昆生,王福昌;电荷泵锁相环设计方法研究[J];华中理工大学学报;2000年01期

10 张丽,王洪魁,张瑞智;三阶电荷泵锁相环锁定时间的研究[J];固体电子学研究与进展;2004年02期

中国博士学位论文全文数据库 前2条

1 严杰锋;电荷泵锁相环的模型研究和电路设计[D];复旦大学;2006年

2 苏彦锋;数字CMOS工艺实现的单片本振电路[D];复旦大学;2004年

中国硕士学位论文全文数据库 前10条

1 杨必文;一种CMOS电荷泵锁相环设计[D];电子科技大学;2014年

2 白杨;一种新型电荷泵锁相环电路的设计[D];北京工业大学;2015年

3 陈亮;基于全差分环形振荡器的电荷泵锁相环设计[D];湘潭大学;2015年

4 祝军;基于40nm CMOS工艺的1.5-3.0GHz电荷泵锁相环的设计[D];中国科学技术大学;2016年

5 陶亮;高性能电荷泵锁相环分析与设计[D];华中科技大学;2007年

6 田颖;高速低噪声电荷泵锁相环设计[D];天津大学;2008年

7 陈文焕;电荷泵锁相环的基础研究[D];电子科技大学;2005年

8 孙添平;电荷泵锁相环的设计及其相位噪声优化[D];华中科技大学;2007年

9 何先良;基于抖动分析的电荷泵锁相环行为级模型设计与验证[D];湖南大学;2009年

10 姚远;低抖动宽调谐电荷泵锁相环的研究与设计[D];上海交通大学;2009年

  本文关键词：基于40nm CMOS工艺的1.5-3.0GHz电荷泵锁相环的设计，由笔耕文化传播整理发布。

，

本文编号：340419