应用于CEPC顶点探测器芯片JadePi×3中集成CMOS电荷泵锁相环的设计

发布时间：2022-07-13 17:58

　　CEPC是环形正负电子对撞机（Circular Electron-Positron Collider）的简称,它是一个由中国科学院高能物理研究所及其他国内外众多机构合作的粒子对撞机研究项目。JadePix3作为一款应用于CEPC中的顶点探测器芯片,由华中师范大学和中国科学院高能物理研究所合作设计完成,它工作在粒子对撞点的最前端,用于获取粒子对撞后的相关数据信息,并通过电子学读出系统传输到后端进行解析和处理,从而精准测量对撞反应中所产生的次级带电粒子的径迹。为了保证这一过程中数据传输的准确性,同时降低误码率,一个稳定的采样时钟信号必不可少。集成CMOS电荷泵锁相环PLL（Phase Lock Loop）因其具有集成度高、输出时钟频率可调、输出时钟稳定、相位噪声小等特点,成为经典的时钟产生设计方案。本文的研究内容是基于TowerJazz 180nm CMOS工艺设计的一款中心频率为400MHz的集成CMOS电荷泵锁相环PLL芯片,其将作为CEPC顶点探测器芯片JadePix3的数据传输系统中的重要组成部分,为整个系统提供稳定可靠的时钟信号。本项目中主要的研究设计难点及创新点如下:1、对锁相... 

【文章页数】：77 页

【学位级别】：硕士

【部分图文】：

图１．１?ＣＥＰＣ简易平面结构图??在对撞实验中会产生一些次级带电粒子，对撞顶点和这种次级顶点通常是无法??

图３．５三阶ＰＬＬ环路最大相位裕度与系数ｍ＝Ｃｌ／Ｃ２的关系曲线??＝

图３．６?ＰＬＬ?Ｓｉｍｕｌｉｎｋ行为级建模仿真??图３．６中的ＰＦＤ模块采用前面介绍的三态鉴频鉴相器结构，如图３．７所示

【参考文献】：
期刊论文
[1]0.18μm自偏置锁相环抗单粒子辐射加固技术研究[J]. 周昕杰,郭刚,沈东军,史淑廷,陈嘉鹏.  固体电子学研究与进展. 2016(04)
[2]电荷泵锁相环的相位噪声研究[J]. 童姣叶,李荣宽,何国军.  电子技术应用. 2016(01)
[3]基于simulink的电荷泵锁相环频率合成器建模与仿真[J]. 谷涛,黄勇.  信息通信. 2015(03)

博士论文
[1]ATLAS液氩量能器前端读出系统Phase-Ⅰ升级的光纤数据传输ASIC设计[D]. 李筱婷.华中师范大学 2014

硕士论文
[1]CEPC顶点探测器原型芯片MIC4的数字读出设计与实现[D]. 游必辉.华中师范大学 2019
[2]低噪声锁相环频率合成器的研究与设计[D]. 徐严.南京邮电大学 2018
[3]CMOS工艺下锁相环的研究与设计[D]. 曾铭.中国科学技术大学 2018
[4]一种低噪声CMOS电荷泵锁相环的研究与设计[D]. 崔文婷.哈尔滨工业大学 2017
[5]基于CMOS的线性锁相环研究与设计[D]. 王超然.江苏大学 2016
[6]快速自适应全数字锁相环的研究与设计[D]. 盛臻.南华大学 2014
[7]电荷泵式鉴频鉴相器电路设计[D]. 邹亮.安徽大学 2010
[8]高速低噪声电荷泵锁相环设计[D]. 田颖.天津大学 2008



本文编号：3660504