弱湍信道下高编码增益极化码凿孔方案设计与验证
发布时间:2023-04-20 05:08
近年来,作为一种新兴的信道编码方法,极化码已迅速地从学术研究发展成为成熟的通信标准技术,并用于5G通信。在实际系统中,由于分配的系统带宽和信号处理的时延等因素的限制,要求极化码的码长具有一定的灵活性,即需要进行速率匹配操作,而凿孔是一种常见的速率匹配方法。首先,本论文对现有的极化码凿孔方案进行研究。研究结果表明,大部分现有凿孔方案仅在加性高斯白噪声(additive white gaussian noise,AWGN)信道中进行仿真测试,而鲜有文献针对无线光通信系统中的弱湍流信道的凿孔性能开展研究。结合实验室的需求,本论文旨在研究弱湍流信道下的凿孔性能。进一步分析发现,当凿孔数改变时,现有凿孔方案或需重新估计极化子信道的可靠性,这势必会造成大量的时延和硬件开销;或需要对应更改译码器的结构,这无疑增加了工程应用的难度。因此针对弱湍流信道,设计一个不需重新估计极化子信道可靠性,且凿孔数量变化时译码器结构能够保持不变的凿孔方案具有重要意义,本论文将其称为译码器结构不变(unchanged decoder structure,UDS)凿孔方案。针对这个需求,本论文最先需要依据相关理论搭建所需仿...
【文章页数】:80 页
【学位级别】:硕士
【文章目录】:
摘要
abstract
第一章 绪论
1.1 概述
1.2 研究背景及研究意义
1.3 极化码凿孔方案的国内外发展动态
1.3.1 极化码凿孔方案的国外动态
1.3.2 极化码凿孔方案的国内动态
1.3.3 小结
1.4 研究目标与限制性条件
1.5 研究方法及研究内容
1.6 后续章节安排
第二章 基础理论
2.1 极化原理
2.1.1 预备知识
2.1.2 信道合并
2.1.3 信道分裂
2.1.4 信道极化
2.2 极化子信道可靠性评估方法
2.2.1 BEC近似法
2.2.2 密度进化法
2.2.3 高斯近似法
2.2.4 蒙特卡洛构造法
2.2.5 PW构造法
2.3 译码算法
2.3.1 SC译码算法
2.3.2 BP译码算法
2.3.3 硬件加速算法
2.4 弱湍流信道模型
2.5 信道退化理论
2.6 本章小结
第三章 极化码凿孔方案的设计与仿真验证
3.1 用于对照的极化码凿孔方案
3.1.1 随机凿孔
3.1.2 基于QUP的凿孔方案一
3.1.3 基于QUP的凿孔方案二
3.1.4 分组凿孔方案
3.2 针对弱湍信道的极化码凿孔方案
3.2.1 对照组凿孔方案的优缺点分析与总结
3.2.2 UDS凿孔方案的可行性与性能分析
3.3 仿真环境搭建
3.3.1 信道建模
3.3.2 极化子信道可靠性评估方法选定
3.3.3 译码算法的选定
3.4 仿真结果对比与分析
3.5 本章小结
第四章 极化码凿孔方案的实现与板级验证
4.1 测试方案
4.2 测试平台
4.2.1 硬件平台
4.2.2 软件平台
4.3 FPGA的前端设计与验证
4.3.1 编码及凿孔模块
4.3.2 译码模块
4.4 板级验证
4.5 本章小结
第五章 总结与展望
5.1 全文总结
5.2 后续工作展望
致谢
参考文献
本文编号:3794950
【文章页数】:80 页
【学位级别】:硕士
【文章目录】:
摘要
abstract
第一章 绪论
1.1 概述
1.2 研究背景及研究意义
1.3 极化码凿孔方案的国内外发展动态
1.3.1 极化码凿孔方案的国外动态
1.3.2 极化码凿孔方案的国内动态
1.3.3 小结
1.4 研究目标与限制性条件
1.5 研究方法及研究内容
1.6 后续章节安排
第二章 基础理论
2.1 极化原理
2.1.1 预备知识
2.1.2 信道合并
2.1.3 信道分裂
2.1.4 信道极化
2.2 极化子信道可靠性评估方法
2.2.1 BEC近似法
2.2.2 密度进化法
2.2.3 高斯近似法
2.2.4 蒙特卡洛构造法
2.2.5 PW构造法
2.3 译码算法
2.3.1 SC译码算法
2.3.2 BP译码算法
2.3.3 硬件加速算法
2.4 弱湍流信道模型
2.5 信道退化理论
2.6 本章小结
第三章 极化码凿孔方案的设计与仿真验证
3.1 用于对照的极化码凿孔方案
3.1.1 随机凿孔
3.1.2 基于QUP的凿孔方案一
3.1.3 基于QUP的凿孔方案二
3.1.4 分组凿孔方案
3.2 针对弱湍信道的极化码凿孔方案
3.2.1 对照组凿孔方案的优缺点分析与总结
3.2.2 UDS凿孔方案的可行性与性能分析
3.3 仿真环境搭建
3.3.1 信道建模
3.3.2 极化子信道可靠性评估方法选定
3.3.3 译码算法的选定
3.4 仿真结果对比与分析
3.5 本章小结
第四章 极化码凿孔方案的实现与板级验证
4.1 测试方案
4.2 测试平台
4.2.1 硬件平台
4.2.2 软件平台
4.3 FPGA的前端设计与验证
4.3.1 编码及凿孔模块
4.3.2 译码模块
4.4 板级验证
4.5 本章小结
第五章 总结与展望
5.1 全文总结
5.2 后续工作展望
致谢
参考文献
本文编号:3794950
本文链接:https://www.wllwen.com/kejilunwen/xinxigongchenglunwen/3794950.html