基于DSP和FPGA的信号处理模块及其IP核设计技术研究

发布时间：2017-09-18 03:00

  本文关键词：基于DSP和FPGA的信号处理模块及其IP核设计技术研究

  更多相关文章： DSP FPGA IP核设计 SRIO协议 协方差计算

【摘要】：随着数字信号处理应用领域的持续拓展和数字信号处理技术的深入发展,数字信号处理平台的性能要求不断提高,由DSP组成的单一系统往往不能满足实时性要求很高的高性能计算需求。采用DSP和FPGA协同处理构架能发挥两者各自的优势,有效提升系统运算性能,降低系统整体功耗,具有重要的工程应用价值。本文探讨了DSP和FPGA协同处理构架以及FPGA中若干通信和运算IP核的设计技术,并完成了基于多核DSP和大容量FPGA的信号处理模块硬件设计。在基于全交换互连结构P核的FPGA工程构架中,研究了采用AXI4-Stream协议的自定义IP核通用标准总线接口,设计并完成了多个通信接口IP核和高性能运算IP核,包括SRIO接口IP核与协方差运算IP核。SRIO接口IP核采用多级数据缓存结构,支持多种I/O事务包解析、数据分类、数据反压；协方差运算IP核采用大规模并行结构,实现了协方差矩阵的快速计算,并可参数配置IP核,提高了IP核的复用性。经实验验证,DSP和FPGA协同处理构架方案合理,设计正确,能满足较高的系统吞吐与处理要求。经测试,SRIO接口IP核的数据传输速度达到1.76GB/s,即理论值的88%；协方差运算IP核对单个108×108矩阵的计算时间仅为334.3us,相对于DSP的运算时间,获得了数十倍的加速比,大幅提高了信号处理系统的实时处理能力。
【关键词】：DSP FPGA IP核设计 SRIO协议 协方差计算
【学位授予单位】：浙江大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN911.72
【目录】：

• 致谢4-5
• 摘要5-6
• ABSTRACT6-11
• 1 绪论11-15
• 1.1 研究背景11-12
• 1.2 国内外研究现状12-13
• 1.3 课题研究内容和文章组织结构13-15
• 2 协同处理构架相关概述15-23
• 2.1 DSP概述15-16
• 2.2 FPGA概述16-18
• 2.3 RapidIO协议18-20
• 2.4 软硬件协同处理20-21
• 2.5 本章小结21-23
• 3 信号处理模块研究与设计23-55
• 3.1 硬件总体方案研究23-24
• 3.2 DSP应用及外围电路设计24-34
• 3.2.1 时钟接口电路24-26
• 3.2.2 存储接口电路26-30
• 3.2.3 控制通信接口电路30-32
• 3.2.4 高速数据传输接口电路32-34
• 3.3 FPGA应用及外围电路设计34-41
• 3.3.1 时钟接口电路35
• 3.3.2 数模转换接口电路35-36
• 3.3.3 存储接口电路36-39
• 3.3.4 配置电路设计39-41
• 3.4 功耗估计41-46
• 3.4.1 DSP功耗估计41-42
• 3.4.2 FPGA功耗估计42-44
• 3.4.3 其他芯片的功耗估计44-45
• 3.4.4 整体功耗45-46
• 3.5 电源电路设计46-54
• 3.5.1 电源完整性分析46-49
• 3.5.2 电源方案实现49-52
• 3.5.3 自适应电源模块52-53
• 3.5.4 启动顺序控制53-54
• 3.6 本章小结54-55
• 4 FPGA通信与运算IP核研究与设计55-83
• 4.1 FPGA IP核工程构架研究55-56
• 4.2 IP核通用标准总线接口研究56-59
• 4.3 全交换互连结构IP核59-60
• 4.4 通信IP核设计60-73
• 4.4.1 SRIO接口IP核61-72
• 4.4.2 EMIF控制接口IP核72-73
• 4.5 协方差运算IP核设计73-80
• 4.5.1 协方差运算IP核结构74-75
• 4.5.2 协方差IP核输入部分75-77
• 4.5.3 协方差IP核运算部分77-78
• 4.5.4 协方差IP核输出部分78-79
• 4.5.5 协方差IP核FSM部分79-80
• 4.6 本章小结80-83
• 5 实验结果测试与分析83-103
• 5.1 信号处理模块硬件调试83-88
• 5.1.1 系统硬件调试步骤84
• 5.1.2 电源与时钟信号调试84-86
• 5.1.3 各芯片功能调试86-88
• 5.1.4 结果分析88
• 5.2 SRIO接IP核测试88-96
• 5.2.1 SRIO接IP核测试方案88-89
• 5.2.2 基本I/O事务包传输测试89-93
• 5.2.3 SRIO传输压力测试93-95
• 5.2.4 SRIO传输速度测试95
• 5.2.5 结果分析95-96
• 5.3 协方差运算IP核测试96-101
• 5.3.1 协方差运算IP核测试方案96-97
• 5.3.2 协方差运算IP核功能测试97-98
• 5.3.3 协方差运算IP核实际测试98-100
• 5.3.4 结果分析100-101
• 5.4 本章小结101-103
• 6 总结与展望103-105
• 6.1 总结103-104
• 6.2 展望104-105
• 参考文献105-109
• 作者简历109

【相似文献】

中国期刊全文数据库 前10条

1 胡善清;刘峰;龙腾;;高性能通用并行信号处理模块的设计与实现[J];计算机工程;2007年05期

2 张燕武,肖国有,史新华,马远良;TMS320C25双芯片信号处理模块的硬件设计[J];数据采集与处理;1992年04期

3 刘芳;钟晓玲;肖飞;;声音定位中基于相差的信号处理模块设计[J];电子制作;2014年05期

4 柴小丽,奚军,吕Y，

本文编号：872958