低功耗蓝牙4.0链路层的硬件设计

发布时间：2017-10-06 07:06

  本文关键词：低功耗蓝牙4.0链路层的硬件设计

  更多相关文章： 低功耗蓝牙4.0链路层 硬件设计 低功耗设计

【摘要】：随着物联网时代的到来,短距离无线通信技术取得了飞速的发展。低功耗蓝牙4.0技术作为短距离无线通信中的热门,在日常生活中变得随处可见。链路层作为低功耗蓝牙4.0的重要组成部分,包含了状态、报文、信道的详细定义,也规定了广播的数据、发现其他设备的流程、连接的建立、管理以及数据传输等,它是芯片通信中时序控制的核心,因此对其进行设计具有重要意义。本文根据低功耗蓝牙4.0链路层的特点,利用CMOS数字集成电路低功耗技术,在对链路层进行设计的同时在不同层次上进行了低功耗优化。首先在系统级的低功耗优化中,采用了全硬件的设计方式,对该层进行了合理的架构设计和模块划分,并完成了与上下层之间的数据交互设计,这克服了传统固件设计方式中一些算法如跳频、随机数等占用CPU时间长导致功耗高的缺点。其次在体系结构级的低功耗优化中,就划分好的模块应用了模块级门控时钟技术,使得相关模块的时钟网络在空闲时关闭。最后在寄存器传输级的低功耗优化中,通过编写综合工具可识别的硬件描述语言,并利用综合脚本,在模块内部的寄存器中插入了门控时钟单元,使得工作中的模块在使能信号无效时,寄存器的时钟端可以得到关闭；同时利用格雷码对有限状态机进行了设计,使得设备在状态转移时状态寄存器跳变产生的功耗得到了降低。本文对所设计的电路模块进行了RTL仿真、FPGA验证和DC综合。结果表明,在时钟频率为8MHz的情况下,本文设计的链路层可以完成协议规定的所有功能,并和标准的低功耗蓝牙4.0芯片进行通信,在工作电压为1.08V的条件下DC综合出的动态功耗为0.9691mW。本文为低功耗蓝牙4.0的链路层设计和短距离无线通信协议的硬件设计提供了一定的参考。
【关键词】：低功耗蓝牙4.0链路层 硬件设计 低功耗设计
【学位授予单位】：东南大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN925
【目录】：

• 摘要5-6
• Abstract6-10
• 第一章 绪论10-16
• 1.1 论文背景及意义10-11
• 1.2 研究现状11-13
• 1.3 研究内容和设计指标13-14
• 1.3.1 研究内容13-14
• 1.3.2 设计指标14
• 1.4 论文的组织结构14-16
• 第二章 链路层及低功耗设计技术概述16-28
• 2.1 低功耗蓝牙4.0体系结构16
• 2.2 链路层16-22
• 2.2.1 状态机17-18
• 2.2.2 设备地址18-19
• 2.2.3 报文19-22
• 2.3 数字集成电路功耗的来源及实现低功耗的基本途径22-23
• 2.4 功耗优化23-25
• 2.5 低功耗蓝牙4.0链路层设计面临的问题25
• 2.6 本章小结25-28
• 第三章 链路层的低功耗设计28-42
• 3.1 低功耗蓝牙4.0链路层设计需求分析28
• 3.2 系统级低功耗设计28-31
• 3.2.1 链路层架构设计及模块划分29-30
• 3.2.2 链路层与主机控制器接口数据交互的设计30-31
• 3.2.3 链路层与物理层数据交互的设计31
• 3.3 体系结构级和寄存器传输级低功耗设计原理31-33
• 3.3.1 门控时钟和状态机编码31-33
• 3.4 体系结构级低功耗设计33-36
• 3.4.1 链路层模块工作特点分析33-34
• 3.4.2 模块级门控时钟技术设计方法34-35
• 3.4.3 链路层模块工作时序分析和门控信号说明35-36
• 3.5 寄存器传输级低功耗设计36-41
• 3.5.1 门控时钟的RTL代码和EDA实现36-39
• 3.5.2 状态机的优化编码39-41
• 3.6 本章小结41-42
• 第四章 链路层各模块电路的设计42-70
• 4.1 时间控制电路的设计42-46
• 4.1.1 时钟42-43
• 4.1.2 非连接态时间控制电路的设计43-45
• 4.1.3 连接态时间控制电路的设计45-46
• 4.2 跳频电路的设计46-50
• 4.2.1 跳频信号的产生46-47
• 4.2.2 广播态跳频电路的设计47
• 4.2.3 扫描态和发起态跳频电路的设计47-48
• 4.2.4 连接态跳频电路的设计48-50
• 4.3 包头生成电路的设计50-54
• 4.3.1 广播信道包头生成电路的设计50-52
• 4.3.2 数据信道包头生成电路的设计52-54
• 4.4 包处理电路的设计54-56
• 4.4.1 组包电路的设计54-55
• 4.4.2 解包电路的设计55-56
• 4.5 基带数据流生成电路的设计56-60
• 4.5.1 发送数据流生成电路的设计56-57
• 4.5.2 接收数据流生成电路的设计57-58
• 4.5.3 白化和解白化电路的设计58-59
• 4.5.4 CRC电路的设计59
• 4.5.5 帧同步电路的设计59-60
• 4.6 存储电路的设计60-61
• 4.7 随机数生成电路的设计61-64
• 4.7.1 蓝牙跳频算法61
• 4.7.2 跳频序列产生算法61-64
• 4.7.3 随机数生成电路的设计64
• 4.8 白名单电路的设计64-66
• 4.8.1 模块结构的设计65
• 4.8.2 过滤电路的设计65-66
• 4.9 连接控制电路的设计66-68
• 4.10 本章小结68-70
• 第五章 低功耗蓝牙4.0链路层的仿真与验证70-84
• 5.1 非连接态时间电路的RTL仿真70
• 5.2 连接态时间电路的RTL仿真70-73
• 5.3 FPGA验证73-80
• 5.3.1 FPGA验证平台设计73-75
• 5.3.2 低功耗蓝牙4.0链路层的FPGA验证及结果75-80
• 5.4 功耗综合结果与分析80-82
• 5.5 本章小结82-84
• 第六章 总结与展望84-86
• 6.1 总结84
• 6.2 展望84-86
• 参考文献86-90
• 致谢90-92
• 攻读硕士学位期间发表论文92

【参考文献】

中国期刊全文数据库 前10条

1 卜爱国;余翩翩;吴建兵;单伟伟;;基于自适应门控时钟的CPU功耗优化和VLSI设计[J];东南大学学报(自然科学版);2015年02期

2 王冠军;周勇;赵莹;王茂励;;VLSI电路低功耗设计研究进展[J];微电子学;2011年02期

3 田素雷;张勇;张磊;曹纯;;基于门控时钟技术的IC低功耗设计[J];无线电工程;2010年05期

4 谢晓娟;蒋见花;;一种基于门控时钟的低功耗电路实现方案[J];电子器件;2010年02期

5 赵丽莎;罗胜钦;;SOC技术及系统级低功耗设计[J];电子与封装;2008年09期

6 常晓涛;张明明;张志敏;韩银和;;应用于片上系统中低功耗IP核设计的自适应门控时钟技术[J];计算机学报;2007年05期

7 罗罹;基于门控时钟的CMOS电路低功耗设计[J];安徽大学学报(自然科学版);2005年03期

8 成学斌,卢结成,丁丁,朱少华;基于门控时钟的低功耗MCU的设计与实现[J];微电子学与计算机;2004年06期

9 徐芝兰,杨莲兴;CMOS集成电路低功耗设计方法[J];微电子学;2004年03期

10 张天骐 ,林孝康 ,余翔;SoC系统的低功耗设计[J];单片机与嵌入式系统应用;2004年06期

中国硕士学位论文全文数据库 前5条

1 徐金苟;蓝牙4.0底层核心技术协议研究与实现[D];上海交通大学;2012年

2 马广才;状态机编码的低功耗设计[D];苏州大学;2011年

3 于美;SOC低功耗设计方法研究[D];复旦大学;2008年

4 李想;蓝牙协议栈的设计与实现[D];西安电子科技大学;2007年

5 陈静华;SOC芯片低功耗设计[D];湖南大学;2005年

，

本文编号：981375