基于LTE协议的通信加速器Turbo译码设计与实现

发布时间：2017-10-06 15:34

  本文关键词：基于LTE协议的通信加速器Turbo译码设计与实现

  更多相关文章： LTE 通信加速器 Turbo译码 FPGA实现

【摘要】：随着LTE的商用化,在LTE系统高带宽和高实时性的要求下,传统移动通信网络遇到了极大的困难与挑战。为了应对这种挑战,中国移动于2009年提出了CRAN网络。而在C-RAN网络的部署中,需要通信加速器等专用硬件对其进行协助处理。本文对基于LTE的通信加速器中的Turbo译码部分进行了研究,重点研究了Turbo译码的设计与实现。本文首先对编码进行了简单分析,在此基础上,对三种译码算法(MAP算法、Log-MAP算法和MAX-Log-MAP算法)原理、计算复杂度和译码性能进行了深入研究,最后综合考虑性能与复杂度,选择MAX-Log-MAP算法作为本文的硬件实现算法。为了提高Turbo译码的性能,降低译码延时,本文对多种译码关键技术进行了研究。首先给出了一种SISO译码器级并行结构,并分析不同因子取值对最终译码结果的影响,并与传统译码结构进行仿真对比,结果显示此译码结构性能优于传统结构。同时分析了分块并行滑动窗译码,以及分块数对其性能的影响,并对基四算法进行了详细推导。接下来分析了并行QPP交织器的无冲突性,并简化计算过程。然后,分析了不同的迭代停止判决准则,并提出了并行HDA准则。最后进行了定点仿真。本文对通信加速器Turbo译码进行了设计与FPGA实现。首先分析了通信加速器Turbo译码的系统架构和顶层接口。接着分析各个子模块的接口,着重分析了解速率匹配模块和Turbo译码子模块的具体实现结构及部分模块的详细设计,并对两个模块分别进行了Modelsim仿真。然后对整体模块进行了仿真,在Altera公司的Stratix V(芯片型号:5SGXEA7K2F35C2)上进行了板级测试,并对通信加速器Turbo编译码进行了联合测试。最后给出了通信加速器Turbo译码的资源消耗与部分性能指标。本文最终实现了通信加速器Turbo译码的全部功能(包括解速率匹配和译码),结合通信加速器Turbo编码,可以很好地协助通用处理平台进行Turbo编译码相关工作。
【关键词】：LTE 通信加速器 Turbo译码 FPGA实现
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN911.22;TN929.5
【目录】：

• 摘要5-6
• ABSTRACT6-13
• 缩略词表13-14
• 第一章 绪论14-20
• 1.1 研究背景14-17
• 1.1.1 C-RAN网络14-15
• 1.1.2 通信加速器15-17
• 1.2 Turbo码的研究现状17-19
• 1.3 本文内容的组织安排19-20
• 第二章 Turbo编译码算法分析20-34
• 2.1 Turbo编码20-21
• 2.2 Turbo译码21-33
• 2.2.1 MAP算法21-28
• 2.2.2 Log-MAP算法28-30
• 2.2.3 MAX-Log-MAP算法30-31
• 2.2.4 Turbo译码算法比较31-33
• 2.3 小结33-34
• 第三章 Turbo译码关键技术34-50
• 3.1 并行译码34-40
• 3.1.1 SISO译码器级并行34-37
• 3.1.2 SISO译码器内分块并行37-40
• 3.2 基四算法40-44
• 3.2.1 分支度量41-42
• 3.2.2 前向度量与后向度量42
• 3.2.3 后验概率对数似然比42-44
• 3.3 滑动窗口技术44-45
• 3.4 并行QPP交织器45-47
• 3.5 迭代停止判决准则47-48
• 3.6 定点仿真48-49
• 3.7 小结49-50
• 第四章 通信加速器Turbo译码设计与实现50-80
• 4.1 通信加速器Turbo译码系统架构50
• 4.2 通信加速器Turbo译码顶层接口50-51
• 4.3 解速率匹配模块51-55
• 4.3.1 解速率匹配模块架构52-53
• 4.3.2 解速率匹配模块接口53-54
• 4.3.3 解速率匹配模块仿真54-55
• 4.4 Turbo译码模块55-71
• 4.4.1 Turbo译码模块架构55-56
• 4.4.2 Turbo译码模块接口56-58
• 4.4.3 输入与输出缓存模块设计58-60
• 4.4.4 SISO译码器模块设计60-66
• 4.4.5 地址生成模块设计66-69
• 4.4.6 控制模块设计69-70
• 4.4.7 Turbo译码模块仿真结果70-71
• 4.5 数据解析模块与控制模块71-74
• 4.6 仿真与板级测试74-78
• 4.6.1 软硬件平台74
• 4.6.2 通信加速器Turbo译码仿真与测试74-76
• 4.6.3 通信加速器Turbo编译码联合仿真与测试76-78
• 4.7 资源消耗与性能指标78-79
• 4.8 小结79-80
• 第五章 总结与展望80-82
• 5.1 总结80
• 5.2 展望80-82
• 致谢82-83
• 参考文献83-86
• 在学期间取得的与学位论文相关的研究成果86-87

【相似文献】

中国期刊全文数据库 前10条

1 傅彩婷;;05系列微型机译码电路[J];电子技术;1982年02期

2 靳小强;微电码化站内译码电路的改进[J];铁道通信信号;1998年01期

3 王少云;;小型化遥控接收机译码电路的研究[J];无线电工程;1992年04期

4 王少云;;小型化遥控接收机译码电路[J];遥测遥控;1992年01期

5 王春贵;机载遥控接收机译码电路设计[J];数据采集与处理;1995年04期

6 袁东风,张彭,王倩,赵峰;一种简化的多阶段译码结构[J];通信学报;2003年05期

7 赵波,田建学,魏俊淦;甚高频通信电台译码电路替代设计[J];电子工程师;2005年01期

8 宋东生;;介绍几种译码电路[J];中国邮政;1977年06期

9 陈海英;;第Ⅰ类部分响应系统编译码电路的实现[J];黑龙江八一农垦大学学报;2011年03期

10 闫娟娟,李绪友,张兴周;一种实用的3B4B线路编译码电路[J];四川通信技术;1999年06期

中国博士学位论文全文数据库 前2条

1 张忠培;Turbo码特性及译码实现研究[D];西南交通大学;2000年

2 何光华;多元LDPC码：解调、译码与实现[D];西安电子科技大学;2013年

中国硕士学位论文全文数据库 前10条

1 李保申;无线通信系统中乘积编译码电路设计[D];东南大学;2015年

2 王志远;基于因子图的LDPC码模拟译码设计[D];北京理工大学;2016年

3 徐晨杰;基于65nm CMOS工艺的高速SRAM设计[D];安徽大学;2016年

4 李聿洲;基于LTE协议的通信加速器Turbo译码设计与实现[D];电子科技大学;2016年

5 吕恒毅;绝对式光电码盘译码电路设计及模拟电路故障诊断研究[D];哈尔滨工业大学;2009年

6 胡玉乐;RS译码加速器的实现[D];北京邮电大学;2011年

7 刘树凯;高速CMOS MCML单元设计及温度计译码电路实现[D];西安电子科技大学;2012年

8 郗丽萍;低密度校验码的VLSI定点译码设计与实现[D];浙江大学;2007年

9 方海涛;高速低功耗嵌入式SRAM的设计[D];华中科技大学;2012年

10 张肖君;一种用于高速D/A转换器的高速流水线低逻辑复杂度DEM译码电路[D];西安电子科技大学;2013年

，

本文编号：983552