基于FPGA的多通道高频信号采集和存储研究

发布时间：2017-09-12 02:10

  本文关键词：基于FPGA的多通道高频信号采集和存储研究

  更多相关文章： 超声采集 FPGA PCI Express DMA

【摘要】：超声医学设备以其显示方法多样、无创、无痛,特别是观察心血管脏器的血流动力学和探测人体软组织有独到之处,被广泛使用于医学临床诊断的各个方面。一般高频超声常用频段集中在3.5—7.5MHz,在这个频段的超声医疗设备在国内外已经应用的很广泛。大于20MHz的超高频超声相对于一般超声,能更好的显示浅表器内的微小病灶及细小管状结构的病变,而此频段的超声设备被研究的并不多,所以本系统研究20MHz的超高频超声的采集和存储是有重要的学术和应用价值的。针对超高频超声对大数据高速采集和存储的需要,本课题设计了一个基于FPGA的多通道高频信号采集和存储系统。此系统基于Altera StratixIV GX230平台,实时接收两片高速AD9254采集来的超声数据,DDR2 SDRAM作为数据的大容量缓存,利用FPGA自身携带的PCI Express硬核,通过Quartus12.1的Qsys构架搭建了一个通往PC机的高速数据采集存储系统。系统主要完成的工作有:首先,前端采集部分,由两片并联的AD9254芯片间隔交叉采样,实现相对低速的转换芯片采样频率倍频的效果,通过Matlab分析获得了准确的采用数据;其次,后端存储部分,DDR2 SDRAM作为系统主要的外部缓存,往前接纳经过数据重组和异步FIFO的采集数据,往后和基于Qsys构架的PCIe硬核进行高速的DMA传输。采用Modelsim仿真DDR2 SDRAM的读写控制逻辑,忽略内存组模块的固有物理延迟,测试读写带宽达到200MByte/s;再者,系统结合Jungo公司开发的WinDriver驱动基本构架,编写PCIe驱动代码,搭建一个StratixIV界面的DMA测试操作平台,DMA读写测试速率平均为1455MByte/s,同时采用PCIe物理测试软件测试达到5.0GT/s的理想传输带宽。最后,基于对各个功能模块的验证进行最后总系统的调试,采用HOST先读取DDR2 SDRAM外部存储器采集数据然后再写回相应地址数据的方式,测试验证了本系统传输和转存数据的精准性。经过上述调试,成功实现了本系统向HOST存储域传输高速ADC采样数据并且存储的功能。本系统主要的创新点在于:①系统后端的存储系统,将SGDMA的高速传输控制功能模块化成独立IP整合进Quartus11.0新推出的Qsys构架里边,与前端的DDR2SDRAM和终端PC进行数据通讯,实现了数据高效传输和存储系统可移植化的效能。②系统后端存储部分带宽明显高于前端采集部分,由上位机编程决定前端采集子板的时效性,可以选择采集一段数据暂存DDR2 SDRAM作为固定存储,也可以作为一个实时的采集存储一体系统,能够方便32bit的系统及时进行大量数据的解析此系统的成功运行,为今后向8通道、16通道、64通道、甚至是128通道信号采集和存储系统的扩展奠定了良好的技术积累和理论支撑,同时也有着相当广泛的应用前景。
【关键词】：超声采集 FPGA PCI Express DMA
【学位授予单位】：湘潭大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TH776
【目录】：

• 摘要4-6
• Abstract6-10
• 第1章 绪论10-14
• 1.1 课题的研究背景和意义10-11
• 1.2 课题研究现状11-12
• 1.3 论文结构安排12-14
• 第2章 系统硬件平台设计14-28
• 2.1 采集和存储系统的总体设计14-15
• 2.2 StratixIV平台15-16
• 2.3 高速ADC硬件模块16-18
• 2.3.1 高速ADC芯片16-18
• 2.3.2 间隔交叉采样技术18
• 2.4 DDR2 SDRAM硬件模块18-22
• 2.4.1 存储器的比较与选择18-20
• 2.4.2 DDR2 SDRAM芯片20-22
• 2.5 PCI Express总线模块22-27
• 2.5.1 PCI Express的体系结构22-25
• 2.5.2 PCIe硬核介绍25-27
• 2.6 本章小结27-28
• 第3章 FPGA主控逻辑设计28-56
• 3.1 ADC配置和采集控制28-31
• 3.2 数据整合和内部缓存模块31-33
• 3.2.1 数据整合31-32
• 3.2.2 内部FIFO缓存32-33
• 3.3 DDR2 SDRAM接.模块设计33-38
• 3.3.1 IP核介绍和软件定制34-37
• 3.3.2 DDR2 SDRAM驱动模块设计37-38
• 3.4 基于PCIe接.的高速传输设计与实现38-55
• 3.4.1 PCIe与DDR2 SDRAM架构实现38-43
• 3.4.2 HIP of PCIe43-45
• 3.4.3 SGDMA介绍和参数配置45-49
• 3.4.4 DMA读控制器49-52
• 3.4.5 DMA写控制器52-55
• 3.5 本章小结55-56
• 第4章 系统各模块调试和整体测试56-67
• 4.1 采集模块测试56-58
• 4.2 DDR2 SDRAM的读写性能测试58-60
• 4.3 PCIe的板卡调试和传输测试60-63
• 4.4 系统整体测试63-66
• 4.5 本章小结66-67
• 结论67-68
• 参考文献68-70
• 致谢70-71
• 个人简历、在学期间发表的学术论文与研究成果71

【相似文献】

中国期刊全文数据库 前7条

1 刘冰;张若青;;多通道信号采集与分析系统在冷弯机组中的应用[J];中国仪器仪表;2012年03期

2 邹莉莉;郭勇;聂学方;;基于虚拟仪器的多通道信号产生系统设计[J];电子元器件应用;2009年05期

3 王数明;戴瑜兴;;基于DDS技术的三相六通道信号源设计[J];低压电器;2006年08期

4 邢炜,黎孝纯;一类单通道信号的时频分析[J];宇航学报;2003年03期

5 王子瑞;孙敬敬;王林;;基于LabVIEW虚拟仪器的双通道信号采集与分析系统设计[J];机电工程技术;2011年08期

6 张彦峰;;无人机测控中单通道跟踪性能研究[J];无线电工程;2009年07期

7 ;[J];;年期

中国重要会议论文全文数据库 前1条

1 曹志英;王尊峰;王宏;;相干多通道信号分析技术研究[A];第十九届测控、计量、仪器仪表学术年会(MCMI'2009)论文集[C];2009年

中国硕士学位论文全文数据库 前3条

1 余壮志;基于FPGA的多通道高频信号采集和存储研究[D];湘潭大学;2015年

2 赵洋浩;多通道信号采集及并行处理[D];西安电子科技大学;2006年

3 向文溢;基于DSP的多通道信号采集分析系统的研究与应用[D];武汉理工大学;2010年

，

本文编号：834440