FPGA加速卷积神经网络训练的研究与实现

发布时间：2021-05-06 01:24

　　卷积神经网络（Convolutional Neural Network,CNN）是一种具有多层结构的深度学习模型,通过大规模的训练学习从高维度的数据中提取复杂的特征。卷积神经网络的训练过程具有处理流程复杂,计算量庞大的特点,同时涉及大量数据的传输以及隐层数据的缓存。为了解决更抽象和复杂的问题,卷积神经网络的规模越来越大,传统通用计算机平台的串行操作模式已经很难满足网络训练的需求。而具有大量逻辑、运算单元的现场可编程逻辑门阵列（Field Programmable Gate Array,FPGA）在性能、并行运算、功耗和尺寸等诸多方面具有突出的优势,很适合用于加速卷积神经网络的训练过程。论文对卷积神经网络的训练过程进行了深入的研究,分析了训练过程的并行性和现有的FPGA硬件加速架构。在此基础上,本文提出了一种全新的基于Zynq系列FPGA架构的硬件训练框架,用于加速卷积神经网络的训练过程。Zynq芯片的PS（Processing System）作为整个框架的控制中心,PL（Programmable Logic）被设计成训练计算核心负责训练过程的计算加速,由前向引擎、反向引擎和隐层数据队列... 

【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校

【文章页数】：79 页

【学位级别】：硕士

【文章目录】：
摘要
ABSTRACT
符号对照表
缩略语对照表
第一章 绪论
    1.1 课题背景及意义
    1.2 国内外研究现状
        1.2.1 卷积神经网络的应用
        1.2.2 卷积神经网络的硬件加速
    1.3 研究内容与章节安排
第二章 卷积神经网络训练的理论基础
    2.1 卷积神经网络的基本模型
        2.1.1 卷积神经网络的简介与特性
        2.1.2 卷积神经网络的典型结构
    2.2 卷积神经网络训练过程的分析
        2.2.1 训练的前向传播阶段
        2.2.2 训练的反向传播阶段
    2.3 FPGA加速训练过程的分析
        2.3.1 训练过程的层内并行性
        2.3.2 训练过程的层间并行性
    2.4 本章小结
第三章 基于FPGA的训练框架设计与优化
    3.1 训练框架的整体结构
    3.2 前向引擎和反向引擎中模块的设计
        3.2.1 前向引擎中模块的设计
        3.2.2 反向引擎中模块的设计
        3.2.3 计算单元的实现
    3.3 训练框架的性能优化
        3.3.1 优化数据传输形式
        3.3.2 改进卷积计算方式
        3.3.3 压缩编码隐层数据
        3.3.4 缩减反向传播计算量
    3.4 本章小结
第四章 训练框架的实现与加速性能的测试
    4.1 训练框架的实现
        4.1.1 FPGA实现平台与开发工具
        4.1.2 LeNet-5训练模型的实现
    4.2 加速性能的测试
        4.2.1 MNIST训练集
        4.2.2 训练框架的性能测试
    4.3 本章小结
第五章 总结与展望
    5.1 总结
    5.2 展望
参考文献
致谢
作者简介


【参考文献】：
硕士论文
[1]基于FPGA的卷积神经网络应用研究[D]. 王羽.华南理工大学 2016



本文编号：3170966