当前位置:主页 > 理工论文 > 核科学论文 >

数字化核谱仪关键技术研究

发布时间:2020-10-29 18:27
   核物理从各种入射粒子带有的特征的测量来进行各种实验研究。传统的核物理都采用模拟方式来处理探测器输出的电信号,数字化技术主要用在数据的最后获取和存储当中。 在核物理或者是高能物理等实验研究中,粒子的动量,能量,时间量和空间位置一直是大家比较关心的物理参量,通过分析和处理探测器的输出电信号,从而分析出核反应核信号的信息。其中,能量和时间是实验所需最基本也是最重要的信息,如何快速获得高精度的能谱和时间谱也是核测量领域非常重要的课题之一。 随着高速ADC和数字化微处理器的迅速发展,数字处理技术在粒子物理与核物理领域得到了广泛的运用。核辐射探测器输出的电信号经过数字化之后,经过数字处理分析得到实验所需的信息。相比传统的模拟方法,数字化处理方法具有更高的灵活性,可以方便处理系统的重构以适应不同信号的需求,降低了系统设计的难度简化了系统结构。该技术将探测器出来的信号尽可能早的将信号数字化,增强了系统的抗干扰能力。这些优势都推进了数字处理技术的不断发展。 一套通用的数字化核谱仪系统包括波形模拟成形、波形数字化、数字化信息处理与数据获取几个模块。本文设计的数字化核谱仪系统将输入的探测器信号经过放大、极零相消、Bessel滤波和单端转差分的模拟成形处理后,尽早的将波形数字化,在FPGA中进行FIR滤波、触发判选、去基线、求幅值与时间差算法的一系列数字处理,最终通过上位机控制将结果由USB或以太网上传至主机当中。 其中数字部分算法中时间差计算采用的是数字恒比定时方法,它的实现是由DSP builder设计完成,DSP builder是Altera公司推出的便于数字算法实现的设计工具,是一个系统级的设计工具,它将系统级和RTL级两个设计领域的设计工具连接起来,在MATLAB/Simulink中进行算法设计,最终转换成硬件描述语言在FPGA中并行处理,速度快,结构简化,所以我们采用二者相结合的方法。 由于网络很大的方便了离散数据的采集和处理数据,给数据传输节省了许多资源。所以本文数据上传部分不仅使用传统USB方式上传,还设计了以太网传输接口,采用Wiznet公司的W5300芯片,使用TCP/IP协议进行数据传输。 本论文主要的工作和创新点如下: 1.设计了一个数字化核谱仪系统,用FPGA实现了在线触发、FIR滤波等处理过程,由DSP builder设计峰值提取和时间差计算的算法,转换成硬件描述语言后在FPGA中并行处理。 2.简化了硬件结构,使模拟电路变得简单,充分利用了数字域中处理信号的灵活性,针对不同的输入信号给出不同的参数设置,根据需求可分别进行能谱和时间谱的测量,实现了系统的在线调节功能,系统的通用性增强,使同一个硬件设备系统可以用于不同场合不同信号的能谱和时间谱的测量。 目前,本论文所设计的数字化核谱仪系统进行了电子学测试,并用闪烁探测器和高纯锗探测器进行了物理测试,与传统的多道幅度谱仪和TDC进行比较,在同样的测试条件下,能量和时间分辨均分别高于多道幅度谱仪和TDC测量结果。
【学位单位】:中国科学技术大学
【学位级别】:硕士
【学位年份】:2015
【中图分类】:TL817
【部分图文】:

框图,核电子学,信号处理,框图


信号进行放大,并对幅度、和频谱等諷别,同时抑制电路噪声,从而可以精确地获得信号能量、核事件时间信息和径迹轨道信息[8]。流程如图2.1所示:线性放大 I .…一一一-1—..........一-一一. 滤波成形 P 巾娘翻 ^;探测器前端放大器—— ^ ~ 堆积判弃 模数变换 ?一——羞线恢 5;. 能量信息 幅度分析 数据获取吋间信息 …;:丨Tr+T- 与处理系位置信息 时.■析 :——J 錄 ‘ 1—H时幅变换 ? 一允-一..- -.... 时间检出 :探测器前端放大器 >" —H时数妄换I ? 快放大器 ‘ ~间郵别] ?图2.1核电子学信号处理框图1、在尽可能近的地方探测器的地方放置前置放大器,把探测器探测转化的电荷经过一级放大后使其能适用于后续电路的需求;1、前端放大器出来的信号接着进入主放大器,主放大器主要将信号再放大,两次放大的放大倍数是由所测脉冲的幅度大小和郵别器的阈值决定的。在进行能量分析时,主放大器要求非常稳定,以提高测量结果的能量分辨。同时为了让输出端的信噪比增大,主放大器还应有合适的频率响应。3、我们通常利用諷别器来判断信号是否处在我们想要的范围内,较常使用的是幅度题别器来蹄选掉幅度不适合的脉冲事例,同样还可以利用形状■别器来排除无关的脉冲事例。4,、核物理实验主要是对大量实验事例进行分析计算,最后得出某些物理量的统计结果

示意图,示意图,信号幅度,过零


阈值作比较,当事例信号的前沿大于预设阈值时,规别电路输出一个逻辑脉冲,这个脉冲就是前沿定时信号。我们通常采用比较器来实现前沿定时。如图2.2所示:V随 I ; : I"1 I2<^ Tth图2.2前沿触发定时示意图前沿定时虽然电路简单,引入的噪声较小,但由于信号幅度以及上升时间都会引起时间游动,噪声会引起时间晃动,所以实际应用的定时系统中,阈值电压Vth的选择要考虑信号脉冲的幅度、波形以便得到较好Vth范围。我们可以选择更复杂的定时方法来获得更好效果的定时输出。过零定时过零定时可以消除由于信号幅度不同引起的时间游动,设输入信号7

原理图,过零,原理图,恒比定时


只有当V?=0时,tth的值才不受到与幅度A无关。因此釆用过零定时,信号幅度变化不会对定时时间产生影响。它的过程示意图如图2.3所示:I⑴A 一ft h 貪V/《c ) 1<■?——?o^i mill III! Ill ■! ■ ■■■■■> . J 图2.3过零定时原理图恒比定时恒比定时相比过零定时可以避免由于前沿变化和斜率噪声比不是最好时而产生的误差。设输入信号Vi?=Afa), A是幅度,Vp=p*A。为触发阈值,那么过阈值时刻Tp可?由下式得出:Aof (t) -pAo=0可以看出,T;的值与A。无关。它的实现方法如图2. 4所示:8
【参考文献】

相关期刊论文 前7条

1 雷能芳;;基于DSP Builder数字信号处理器的FPGA设计[J];电子设计工程;2010年11期

2 马俊涛;李振宇;;SlaveFIFO模式下CY7C68013和FPGA的数据通信[J];中国传媒大学学报(自然科学版);2009年02期

3 乔立岩;梁宇;赵浩然;朱建平;;基于W5300的以太网接口设计[J];电子测量技术;2012年07期

4 李玉英;梁昊;曾雅丹;刘汉超;;基于DSP builder与FPGA的数字脉冲处理算法研究[J];核电子学与探测技术;2014年02期

5 ;A fast digital timing and analysis system based on real-time dCFD technique for nuclear physics experiments[J];Science China(Technological Sciences);2012年09期

6 张礼红;成斌;张杰;张丽娟;郭卫锋;刘建党;张礼楠;叶邦角;;正电子谱学技术在功能材料微结构表征中的应用[J];中国科学:物理学 力学 天文学;2012年11期

7 安琪;;精密时间间隔测量及其在大科学工程中的应用[J];中国科学技术大学学报;2008年07期


相关博士学位论文 前1条

1 孙剑;基于实时数字恒比定时技术的数字时间谱仪研究[D];中国科学技术大学;2011年



本文编号:2861287

资料下载
论文发表

本文链接:https://www.wllwen.com/projectlw/hkxlw/2861287.html


Copyright(c)文论论文网All Rights Reserved | 网站地图 |

版权申明:资料由用户f44f6***提供,本站仅收录摘要或目录,作者需要删除请E-mail邮箱bigeng88@qq.com