高速时间交织型模数转换器的研究与设计
发布时间：2021-10-09 00:14
近年来,随着CMOS工艺的不断演进,先进的工艺节点推动着半导体电路向更高速、更高能效的方向不断发展。模数转换器（Analog to Digital Converter,ADC）作为连接自然界和人类数字世界的桥梁,在各类数字通信系统中均起着至关重要的作用。近来,伴随着无线和有线通信系统的发展,例如5G移动通信,超宽带（UWB）,基于ADC的数据链路接收机甚至上百吉赫兹光通信等高数据速率的应用对ADC提出了苛刻的性能要求。通过对近年来各类ADC品质因数（FoM）表现的统计发现,相比于其它架构的ADC,基于时间交织（TI）架构的ADC在高速领域处于领先位置,尤其是基于SAR ADC为子通道的TI SAR在能量效率上表现十分出色。目前TI SAR ADC所面临的设计难题是:如何解决通道失配（包括失调失配、增益失配以及时间偏差失配）对ADC性能的影响;如何实现中高精度的sub-ADC,需要在极短的时间内完成ADC的采样和转换,同时追求极高的能效。本文以TI SAR ADC为主要研究方向,系统研究TISARADC的关键技术,提出并验证新的实现方案完成相关设计和验证工作。对SAR ADC的关键技术进...
【文章来源】：吉林大学吉林省 211工程院校 985工程院校 教育部直属院校
【文章页数】：153 页
【学位级别】：博士
【部分图文】：
图１．３不同拓扑结构ＡＤＣ的Ｓｃｈｒｅｉｅｒ品质因数（ＦｏＭｓ）随采样率分布的统计［１］??
ＩＳＳＣＣ?１９９７－２０１９?＾?〇?〇??°?〇?＾?〇?〇?〇■?Ｏ??１．Ｅ＋０５?－?ｘ?ＶＬＳ１１９９７－２０１８?〇?４?〇?〇ｘ?＾???ＦＯＭＷ＝１?ｆＪ／ｃｏｎｖ－ｓｔｅｐ?ｘ?°ｏ?°?＞〇?＾?°〇?％??１．Ｅ＋００?－?〇?ｘ??１．Ｅ－０１??，?１?丨＿ｉ￣＾－４—?，?，?，?，?，???１０?２０?３０?４０?５０?６０?７０?８０?９０?１００?１１０?１２０??ＳＮＤＲ?＠?ｆｉｎ，ｈｆ?［ｄＢ］??图１．４?ＡＤＣ性能统计——转换能量ｖｓ?ＳＮＤＲｌＵ??图１．５所示的散点图为ＡＤＣ转换带宽ｖｓ?ＳＮＤＲ的统计。这里，ｙ轴是转换??带宽，或者更准确地说，是ＳＮＤＲ的输入频率ｆｉｎ上限。该频率通常取ｆｓ／２。我们??可以直观观察到，虽然速度的改善是显著的，但它们并不像转换能量的改善那么??明显。原因是速度－分辨率乘积往往受到低抖动时钟的制作能力的限制。带宽和??ＳＮＤＲ的组合可以由表达式（１－２）近似地估计：??鹽，＝（２？?＾?〒｛ｌｎｆｉｎｆ．ＳＮＤＲ?°＇２）??其中，〇ｊ为ｊｉｔｔｅｒ正态分布的标准差，ｆｉｎ为输入信号频率。??这种估计显然是不完善的，因为所有非理想（抖动、热噪声、量化噪声、失??真等）都可被认为是抖动。因此可以概括地归纳ｊｉｔｔｅｉ？来源于是时钟本身和采样??４??
－〇－－?？?ＶＬＳＩ?２０１９??１８０?－?〇?ｘ?？?ｘ?＂ｘ?〇?、ｆ、?Ｏ?ＩＳＳＣＣ?１９９７－２０１９??Ｘ?咬?Ｏ?移。〇〇《、、、?ｘ?ＶＬＳＩ?１９９７－２０１８??：：塌??２?１４０?〇?ｘ?：。ｐ暫嘁?广。。??１３０－?〇?。ｉ?ｌ?Ｘ?“Ｘ〇??〇〇?ｘ?ｘｆｘＸ〇?８〇Ｓ?〇〇??１２０???Ｐ?１???１．Ｅ＋０２?１．Ｅ＋０４?１．Ｅ＋０６?１．Ｅ＋０８?１．Ｅ＋１０?１．Ｅ＋１２??ｆｓｎｙｑ?［ＨＺ］??图１．６ＦｏＭｓｖｓ转换速率［１］??１．３Ｔｉｍｅ－ｌｎｔｅｒｌｅａｖｅｄＡＤＣ?研究现状和挑战??时间交织（Ｔｉｍｅ－Ｉｎｔｅｒｌｅａｖｅｄ，?ＴＩ）技术最早在上世纪８０年代被提出。Ｂｌａｃｋ??等人在ｌＯ＾ｍＣＭＯＳ工艺下让４路ＳＡＲＡＤＣ并行工作［１３］，采样率达到４ＭＳ／ｓ，??ＥＮＯＢ达到７ｂｉｔ。但由于当时的模数转换器速率能够满足当时数字系统的要求，??因此这种技术并没有被广泛发展。但随着数字处理能力的提升，对ＡＤＣ的要求??也越来越高，单核架构已经难以满足系统要求的时候，ＴＩ－ＡＤＣ再次被广泛开发??和研究，其性能指标也越来越优异。如今ＴＩ－ＡＤＣ已经成为高速ＡＤＣ领域的主??流架构。近年来得益于半导体生产向更小更先进工艺线演进，ｔｉｍｅ－ｉｎｔｅｒｌｅａｖｅｄ??ＳＡＲ得到极大的发展和广泛应用。通过研究总结近年顶级会议、期刊（ＩＳＳＣＣ、??ＪＳＳＣ、ＶＬＳＩ）上发表的文章，可以看出这一领域国外工业界及高校出于前沿领??先状态，而国内的研究虽然早期处于空白，但目前的设计水平也己经具有相当的??高度，只是受工艺限制在某些细分领
本文编号：3425253
【文章来源】：吉林大学吉林省 211工程院校 985工程院校 教育部直属院校
【文章页数】：153 页
【学位级别】：博士
【部分图文】：
图１．３不同拓扑结构ＡＤＣ的Ｓｃｈｒｅｉｅｒ品质因数（ＦｏＭｓ）随采样率分布的统计［１］??
ＩＳＳＣＣ?１９９７－２０１９?＾?〇?〇??°?〇?＾?〇?〇?〇■?Ｏ??１．Ｅ＋０５?－?ｘ?ＶＬＳ１１９９７－２０１８?〇?４?〇?〇ｘ?＾???ＦＯＭＷ＝１?ｆＪ／ｃｏｎｖ－ｓｔｅｐ?ｘ?°ｏ?°?＞〇?＾?°〇?％??１．Ｅ＋００?－?〇?ｘ??１．Ｅ－０１??，?１?丨＿ｉ￣＾－４—?，?，?，?，?，???１０?２０?３０?４０?５０?６０?７０?８０?９０?１００?１１０?１２０??ＳＮＤＲ?＠?ｆｉｎ，ｈｆ?［ｄＢ］??图１．４?ＡＤＣ性能统计——转换能量ｖｓ?ＳＮＤＲｌＵ??图１．５所示的散点图为ＡＤＣ转换带宽ｖｓ?ＳＮＤＲ的统计。这里，ｙ轴是转换??带宽，或者更准确地说，是ＳＮＤＲ的输入频率ｆｉｎ上限。该频率通常取ｆｓ／２。我们??可以直观观察到，虽然速度的改善是显著的，但它们并不像转换能量的改善那么??明显。原因是速度－分辨率乘积往往受到低抖动时钟的制作能力的限制。带宽和??ＳＮＤＲ的组合可以由表达式（１－２）近似地估计：??鹽，＝（２？?＾?〒｛ｌｎｆｉｎｆ．ＳＮＤＲ?°＇２）??其中，〇ｊ为ｊｉｔｔｅｒ正态分布的标准差，ｆｉｎ为输入信号频率。??这种估计显然是不完善的，因为所有非理想（抖动、热噪声、量化噪声、失??真等）都可被认为是抖动。因此可以概括地归纳ｊｉｔｔｅｉ？来源于是时钟本身和采样??４??
－〇－－?？?ＶＬＳＩ?２０１９??１８０?－?〇?ｘ?？?ｘ?＂ｘ?〇?、ｆ、?Ｏ?ＩＳＳＣＣ?１９９７－２０１９??Ｘ?咬?Ｏ?移。〇〇《、、、?ｘ?ＶＬＳＩ?１９９７－２０１８??：：塌??２?１４０?〇?ｘ?：。ｐ暫嘁?广。。??１３０－?〇?。ｉ?ｌ?Ｘ?“Ｘ〇??〇〇?ｘ?ｘｆｘＸ〇?８〇Ｓ?〇〇??１２０???Ｐ?１???１．Ｅ＋０２?１．Ｅ＋０４?１．Ｅ＋０６?１．Ｅ＋０８?１．Ｅ＋１０?１．Ｅ＋１２??ｆｓｎｙｑ?［ＨＺ］??图１．６ＦｏＭｓｖｓ转换速率［１］??１．３Ｔｉｍｅ－ｌｎｔｅｒｌｅａｖｅｄＡＤＣ?研究现状和挑战??时间交织（Ｔｉｍｅ－Ｉｎｔｅｒｌｅａｖｅｄ，?ＴＩ）技术最早在上世纪８０年代被提出。Ｂｌａｃｋ??等人在ｌＯ＾ｍＣＭＯＳ工艺下让４路ＳＡＲＡＤＣ并行工作［１３］，采样率达到４ＭＳ／ｓ，??ＥＮＯＢ达到７ｂｉｔ。但由于当时的模数转换器速率能够满足当时数字系统的要求，??因此这种技术并没有被广泛发展。但随着数字处理能力的提升，对ＡＤＣ的要求??也越来越高，单核架构已经难以满足系统要求的时候，ＴＩ－ＡＤＣ再次被广泛开发??和研究，其性能指标也越来越优异。如今ＴＩ－ＡＤＣ已经成为高速ＡＤＣ领域的主??流架构。近年来得益于半导体生产向更小更先进工艺线演进，ｔｉｍｅ－ｉｎｔｅｒｌｅａｖｅｄ??ＳＡＲ得到极大的发展和广泛应用。通过研究总结近年顶级会议、期刊（ＩＳＳＣＣ、??ＪＳＳＣ、ＶＬＳＩ）上发表的文章，可以看出这一领域国外工业界及高校出于前沿领??先状态，而国内的研究虽然早期处于空白，但目前的设计水平也己经具有相当的??高度，只是受工艺限制在某些细分领
本文编号：3425253
本文链接：https://www.wllwen.com/shoufeilunwen/xxkjbs/3425253.html
