铜填充硅通孔在热、电条件下的微结构演化及机理研究

发布时间：2022-01-05 20:01

　　三维集成电路技术目前被认为是超越摩尔定律,持续实现器件小型化、高密度化、多功能化的首选解决方案。作为三维集成电路封装的核心技术之一,硅通孔（Through Silicon Via,TSV）技术具有非常广阔的发展前景。TSV是一种用于芯片之间垂直互连的结构,使用TSV进行芯片堆叠可以达到高性能、低功耗、小尺寸的优点。但是TSV特殊的多层界面以及高深宽比结构,也给TSV带来诸多可靠性问题。由于TSV中填充材料Cu与基体材料Si之间较大的热膨胀系数差异,导致TSV结构在经历温度变化的过程中发生TSV-Cu相对于基体的胀出现象以及结构中的空洞产生现象。Cu胀出会导致TSV与周围结构之间界面的变形与分离,TSV结构中空洞的产生会造成结构的性能降低甚至开路,因此对热载荷作用下的Cu胀出机制以及空洞产生机制的研究是本文的两个研究重点。此外本文还研究了TSV结构在高电流密度下的电迁移可靠性问题,分析了电迁移小丘及空洞的产生机制。本论文的主要研究内容与结论如下:1.通过对不同热载荷条件下TSV结构显微形貌演变的分析,研究了TSVCu的胀出机制。选取250°C、350°C和450°C的热载荷峰值温度以及高... 

【文章来源】：北京工业大学北京市 211工程院校

【文章页数】：131 页

【学位级别】：博士

【部分图文】：

集成电路的发展[1]

2图 1-2 摩尔定律以及超越摩尔定律[1]Fig. 1-2 Moore’s law and more than Moore’s law[1]维集成封装技术及其可靠性问题集成技术是把不同功能的芯片或结构，通过堆叠和过孔互连等使其在 Z 轴方向上形成立体集成和信号连通的三维立体堆叠加的主要优势有较小的尺寸和质量，不同种类技术在单个封装的和功耗的降低等。这种技术使得电子产品的密度更高，功能更相对成本却更低。并且可以显著提高信号的传递速度、降低功率电子设备的小型化和多功能化，满足日新月异的发展要求。

图 1-3 3D 集成技术[1]Fig. 1-3 3D Integrated Circuit technology[1]3D 集成，如图 1-3 所示，包括 3DIC 封装、3DIC 集成和 3DSi 集成三个方面[1]。其中 3DIC 封装主要有两种形式：基于引线键合技术的芯片堆叠与封装堆叠。3DIC 封装技术成熟，且具有高良率、低成本、高可靠性的特点，是已经进行成功商业化并达到大规模生产的 3D 集成技术。然而随着集成电路的不断发展，3DIC 封装技术已经不能满足人们在低功耗、高带宽、高性能以及高密度集成电路领域的需求，基于硅通孔（ThroughSiliconVia,TSV）技术的 3DIC 集成和 3DSi 集成应运而生。3D IC 集成和 3D Si 集成可以实现芯片到芯片（Chip to Chip,C2C）、芯片到晶圆（ChiptoWafer,C2W）以及晶圆到晶圆（WafertoWafer,W2W）的晶圆级垂直封装，由于使用了 TSV 互连形式，堆叠后的 3D 集成电路具有更好的电性能、更低的功耗、更宽的数据宽带、更高的密度、更小的尺寸以及更轻的质量。3D IC 集成与 3D Si 集成的区别在于，3D IC 集成是指利用 TSV 和倒装微凸点进行芯片堆叠，而 3DSi 集成则希望只利用 TSV 进行芯片堆叠。其中 3DSi


本文编号：3570987