抗浪涌静电器件防护机理与片上集成实验研究

发布时间：2024-03-03 22:15

　　随着集成电路工艺制程不断发展,硅片上晶体管的集成度进一步走向后摩尔定律,然而浪涌静电电流对电子元器件的破坏造成的损失正在逐年上升,本文通过研究片上抗浪涌静电防护器件的失效及防护机理,分别基于0.5μm CDMOS(Complementary and Double-Diffusion Metal-Oxide-Semiconductor)工艺、0.25μm BCD(Bipolar-CMOS-DMOS)工艺设计了多种不同结构的片上 ESD(ElectroStatic Discharge)器件并分别与5V、3.3V供电RS485(Recommended Standard 485)芯片进行片上集成实验研究。在研究的过程中本文探讨以下关键问题,其一,针对单个齐纳二极管的正向触发电压不高,正反触发电压差异较大的特点,研究正负信号范围RS485总线芯片的静电防护方案;其二,CDMOS 与 BCD 工艺下 SCR(Silicon Controlled Rectifier)器件具有高的触发电压和低的维持电压,高触发电压器件将无法保护内核电路,低维持电压器件在ESD响应过程中可能引发闩锁效应,如何通过器件结...

【文章页数】：119 页

【学位级别】：博士

【部分图文】：

图１．１高维持电压ＳＣＲ静电防护器件剖面图??

ｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，?ＮＬＤＭＯＳ）进??行增强型ＥＳＤ研究，优化后的ＮＬＤＭＯＳ器件可以利用接地的Ｐ?＋来分流雪崩击穿??所产生的空穴，其优点是有效地抑制ＮＬＤＭＯＳ中固有的双极结型晶体管（Ｂｉｐｏｌａｒ??Ｊｕｎｃｔｉｏｎ?Ｔｒａｎｓｉｓｔｏｒ，?ＢＪＴ）的导....

图１，２非对称ＤＤＳＣＲ静电防护器件剖面图??

阳极直径大于ＰＡＤ尺寸后，器件有效面积比例会??降低。??ＶＬ?Ｐｏｌｙ?Ｇａｔｅ?ＶＨ??￣?／?＼?￣???Ｉ?Ｉ?，丨”丨＿??Ｉ?Ｉ??ｓ?￣￣［ｓ?＾?［ｓｉ?Ｍｓ?Ｉ?ｓＩ??ＳＴＩ?ｐ＋?Ｔ?Ｎ＋?Ｔ?ｒｅｇｉｎａ?Ｔ?Ｎ＋?Ｔ?ｒｅｇｉｎ４?Ｔ?Ｎ＋?Ｔ?Ｐ＋?Ｓ....

图１．３器件保护考虑引线寄生电感??［４１】

阳极直径大于ＰＡＤ尺寸后，器件有效面积比例会??降低。??ＶＬ?Ｐｏｌｙ?Ｇａｔｅ?ＶＨ??￣?／?＼?￣???Ｉ?Ｉ?，丨”丨＿??Ｉ?Ｉ??ｓ?￣￣［ｓ?＾?［ｓｉ?Ｍｓ?Ｉ?ｓＩ??ＳＴＩ?ｐ＋?Ｔ?Ｎ＋?Ｔ?ｒｅｇｉｎａ?Ｔ?Ｎ＋?Ｔ?ｒｅｇｉｎ４?Ｔ?Ｎ＋?Ｔ?Ｐ＋?Ｓ....

图１．４?ＳＣＲ器件与反偏二极管器件Ｉ／Ｖ特性曲线对比??（２）低触发电压和高维持电压ＤＤＳＣＲ器件实现??

极管反向击穿，提供低阻泄放通路来旁路静电的，保护与之并联的芯片。若直接将??该器件在芯片中集成，本文同时研宄了齐纳二极管结构的器件，该结构需要解决如??下问题：其一，单个齐纳二极管的触发电压不高，正向使用时约为０．５Ｖ？０．７Ｖ，反??向使用时约为６Ｖ左右，而ＲＳ４８５总线端口的....

本文编号：3918431