基于ZYNQ的万兆以太网转发隔离系统设计

发布时间：2020-07-22 01:27

【摘要】：当前网络面临着接入流量大,安全态势严峻的挑战。而同时,人们对网络通信设备的吞吐率、传输时延、安全性和CPU资源占用率这四个方面优化的需求日益增长。因此,需要引入一套支持数据转发、安全隔离、卸载CPU部分业务的网络通信系统以解决上述问题。针对当前研究现状及应用需求,本文自主设计了一套基于ZYNQ的万兆以太网转发隔离系统。该系统解决了高速电路系统的SI/PI/EMI、以太网与PCIe协议逻辑实现等实际问题。支持四路万兆以太网队列转发、以太网数据的接入控制隔离、主机数据的DMA事务转发这三个核心业务。本文自主设计的高速数字系统包括了ZYNQ处理器、万兆以太网SFP+接口、PCIe通信接口、三速以太网模块、内存(DDR3 1600/1066Mbps)、存储器(QSPI FLASH/SD Slot/SATA)等硬件模块。完成了45页原理图、1449个元器件的布局布线、17路分布式电源、关键信号完整性仿真、单板测试等工作。解决了最高10Gbps速率信号完整性、整板电源完整性等硬件设计问题。同时,围绕上述三个核心业务,自主设计了该系统的逻辑和部分软件。结合AXI-Stream和AXI-Lite总线设计可编程逻辑顶层架构。一、针对队列转发,结合优先级队列和循环调度队列实现了四路数据调度,模拟网络测试得最大转发时延可达6.09μs~9.94μs,总吞吐率理论可达4.3Gbps~9.4Gbps。二、针对安全隔离,配合ZYNQ的操作系统端网络配置,实现了设备接入控制和隔离,符合《信息安全技术,单机防入侵产品安全功能要求》的规定。三、针对DMA事务转发,解决了PCIe读完成包乱序重排、DMA数据缓存、TCP精简协议业务等问题,实现了传输带宽523.5MB/s,资源占用率低于20%(i7-7700K)的指标。综上,本文系统解决了高速数字电路系统设计、协议实现、逻辑和时序优化等难点,具有设备兼容、软硬件协同、相对独立的安全隔离、多功能集成等特点。
【学位授予单位】：华东师范大学
【学位级别】：硕士
【学位授予年份】：2019
【分类号】：TP393.11
【图文】：

AXI双向握手

总线信号

写读主从主从图 2- 7AXI-Lite 读写流程 AXI-Stream 总线：其信号如图 2-8，为了保证高吞吐和低延时，取消了地址映射的概念，只进行突发数据的传输。Valid 信号表示主设备数据有效，Ready 信号表示从设备准备完毕，（图中恒为 1），Keep 信号用来指示数据每 8字节数据中有多少个有效数据（图中 03 表示后 2 个字节有效），Last 信号指示数据末尾，通过 Keep 和 Last 信号可计算数据包长度。

引脚,处理器,电平

（I）（II）图 3- 2 ZYNQ 引脚分布如图 3-2(I)，结合 Bank 分布可以看到，ZYNQ 的 I/O 分为 4 种：（1）HR：于各种电平连接，最高可支持 3.3V 电平和 24mA 驱动的 LVCMOS18 和 LVTTL输出。对应 ZYNQ 处理器中的 Bank9、Bank10、Bank11、Bank12、Bank13；2）HP：用于高速外部存储连接，最高可支持 1.8V 电平，数控阻抗。对应 ZYNQ理器中 Bank33、Bank34、Bank35；（3）GTX 用于高速串行 SERDES 接口设，比如 SFP+、PCIe、SATA 等高速差分信号接入和解串。对应 ZYNQ 处理器 Bank109、Bank110、Bank111、Bank112；（4）PS I/O 用于 PS 端基础外设的连，其 I/O 一般具有固定的功能和对应的模块。对应 ZYNQ 处理器中 Bank500、nk501、Bank502。如图 3-2(II)是该芯片在 Vivado 中综合出的引脚分布图。原理图设计中，各个 Bank 工作电平、连接的模块、接口功能如表 3-1。

【相似文献】