基于UVM的10M/100M以太网PHY验证方法研究

发布时间：2021-05-21 13:57

　　近几年来,数字集成电路发展迅速,集成电路芯片的研发成为国家发展的重大战略方向。在芯片研制过程中,设计验证非常重要。验证既可以保证设计的正确性,又能提高设计的生产率,为缩短芯片研制周期提供保障。虽然国外生产的10M/100M以太网PHY芯片已大量应用,但是在涉及我国安全领域的以太网产品中,需要采用自主研发的国产化以太网套片,其中10M/100M以太网PHY芯片必须自主设计,因此对该芯片的全面高效率的设计验证是一项非常重要又富于挑战的工作。本文的设计目标是对10M/100M以太网PHY逻辑电路进行功能验证,需要建立10M/100M以太网PHY逻辑电路验证平台,达到更高的验证效率和更好的可重用性。当前数字电路设计验证大多采用软硬件协同验证,测试激励一般是定向测试,难以达到本文的设计目标。因此,本文基于UVM验证方法,深入研究UVM验证平台的各个组件,分析10M/100M以太网PHY逻辑电路功能,结合System Verilog验证语言的优势,构建了基于UVM的10M/100M以太网PHY验证平台。针对10M/100M以太网PHY逻辑电路功能,制定详细的验证策略,提出可行的验证实施方案。在基于... 

【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校

【文章页数】：77 页

【学位级别】：硕士

【文章目录】：
摘要
ABSTRACT
符号对照表
缩略语对照表
第一章 绪论
    1.1 课题的研究背景
    1.2 国内外研究现状
        1.2.1 UVM验证方法学现状
        1.2.2 10M/100M以太网PHY现状
    1.3 主要内容与章节安排
第二章 System Verilog验证语言与UVM验证方法学
    2.1 System Verilog语言概述
        2.1.1 面向对象的验证语言
        2.1.2 基于断言的验证
        2.1.3 基于随机激励的验证
    2.2 UVM验证方法学
        2.2.1 UVM的发展史
        2.2.2 UVM的验证平台
        2.2.3 UVM的树形结构
        2.2.4 UVM的component和object
        2.2.5 UVM的phase机制
        2.2.6 UVM的config_db机制
        2.2.7 UVM的objection机制
        2.2.8 UVM的sequence机制
    2.3 本章小结
第三章 10M/100M以太网PHY简介与验证方案设计
    3.1 10M/100M以太网PHY系统框架
        3.1.1 OSI七层模型
        3.1.2 IEEE802.3协议简介
        3.1.3 10M/100M以太网PHY物理层简介
    3.2 10M以太网PHY模块介绍
        3.2.1 PLS层
        3.2.2 MAU层
    3.3 100M以太网PHY模块介绍
        3.3.1 PCS层
        3.3.2 PMA层
        3.3.3 PMD层
    3.4 10M/100M以太网PHY验证方案
        3.4.1 验证策略
        3.4.2 覆盖率目标分析
    3.5 本章小结
第四章 10M/100M以太网PHY的UVM验证平台
    4.1 验证平台的整体框架
    4.2 验证平台各组件的实现
        4.2.1 接口interface
        4.2.2 序列激励生成器sequence
        4.2.3 事物基类transaction
        4.2.4 序列发生器sequencer
        4.2.5 驱动器driver
        4.2.6 监视器monitor
        4.2.7 代理器agent
        4.2.8 参考模型reference model
        4.2.9 计分板scoreboard
        4.2.10 覆盖率coverage
        4.2.11 环境env
        4.2.12 顶层top
    4.3 验证平台的工作流程
    4.4 本章小结
第五章 10M/100M以太网PHY的验证结果与分析
    5.1 10M/100M以太网PHY功能验证
        5.1.1 10M以太网PHY功能验证
        5.1.2 100M以太网PHY功能验证
    5.2 Makefile脚本
    5.3 覆盖率报告与分析
    5.4 本章小结
第六章 总结与展望
    6.1 工作总结
    6.2 展望未来
参考文献
致谢
作者简介


【参考文献】：
期刊论文
[1]无线网络终端的物理层安全技术研究[J]. 张腾月,文红,詹明,李雨珊,陈宜.  网络安全技术与应用. 2018(03)
[2]计算机网络及其体系结构[J]. 李子梅.  信息记录材料. 2018(05)
[3]高速以太网技术的发展现状和趋势[J]. 翟大海,羊舌荣元.  现代传输. 2018(01)
[4]基于FPGA的千兆以太网实现[J]. 李磊,刘宇,于帅.  电子设计工程. 2017(12)
[5]基于SystemVerilog-UVM的Mickey 2.0 RTL级验证[J]. 杨坤,徐金甫,李伟.  计算机工程与设计. 2016(10)
[6]基于UVM的验证平台设计研究[J]. 王国军,景为平.  微电子学与计算机. 2016(07)
[7]基于UVM实现高效可重用的SoC功能验证[J]. 潘应进,龙恳.  电子世界. 2016(03)
[8]基于ARINC629的层次化验证平台设计[J]. 王鹏,邵伟,姜承翔,田毅,薛茜男.  计算机测量与控制. 2014(06)
[9]多重覆盖率导向结合断言的FPGA验证方法研究及应用[J]. 杨鹏飞,付修峰.  计算机与现代化. 2013(05)
[10]基于UVM实现时间同步电路的功能验证[J]. 王世中,田泽,吴晓成,张荣华,王治,王纯委.  计算机技术与发展. 2013(07)

博士论文
[1]基于IP核的SOC设计关键技术研究[D]. 史江义.西安电子科技大学 2007

硕士论文
[1]代码覆盖率驱动的测试用例管理系统的设计与实现[D]. 褚悦.西安电子科技大学 2017
[2]基于UVM的GMAC高效验证平台设计[D]. 潘玉茜.西安电子科技大学 2017
[3]基于UVM的SoC系统验证研究[D]. 陈静.电子科技大学 2017
[4]基于UVM技术的I2S验证IP的研究[D]. 袁琳.合肥工业大学 2017
[5]基于system verilog的以太网MAC控制器的验证[D]. 石聿磊.西安理工大学 2016
[6]基于UVM的SPI接口IP核的验证平台设计[D]. 吴星星.安徽大学 2016
[7]RapidIO高速接口物理编码子层的设计与验证[D]. 舒志兴.中国科学技术大学 2015
[8]10BASE-T/100BASE-TX以太网PHY芯片发送通路的设计与实现[D]. 杨妮.西安电子科技大学 2014



本文编号：3199826