基于AXIS的Clos结构高速交换网络的设计与实现
发布时间：2024-06-15 04:42
在信息技术井喷式发展的今天,集成电路集成度和工艺技术迅速提高,计算机与通信技术快速迭代,新一代总线协议标准也都相继推陈出新,以上诸多技术领域的发展演进,都使得目前的信号处理平台和信息通信设备在功能、性能以及数据吞吐量等方面都得以大幅提升。而作为各类信息信号处理平台设备中联结各节点的“骨干动脉”,数据交换网络面临着不断踊跃的新的挑战,包括吞吐率、时延、功耗、复杂度等等。基于以上背景需求,本文研究并设计了一种基于AXI4总线协议面向以太网协议数据包的三级Clos结构高速交换网络,旨在实现高容量、低功耗、可容错以及低复杂度的目标。本文主要开展并完成了以下几个方面的工作:首先,分别研究了单级交换和多级交换的多种经典交换结构,结合各自结构特点分析对比了性能及实现上的优缺点。另外还研究了目前较为成熟且被广泛应用的几种调度算法,为本文后续的调度算法设计奠定思路基础。其次,基于MSM(Memory-Space-Memory)型三级Clos结构,设计了数据交换总体架构以及变长包仲裁调度器,主要针对MAC地址提取、端口映射管理、仲裁调度器等功能模块进行了优化设计与实现。其中,在调度机制上提出了异步正交调度...
【文章页数】：101 页
【学位级别】：硕士
【文章目录】：
摘要
abstract
缩略词表
第一章 绪论
1.1 高速交换网络研究背景与意义
1.2 高速交换网络研究现状
1.2.1 单级交换网络研究现状
1.2.2 多级交换网络研究现状
1.3 论文内容与安排
第二章 交换结构和调度算法概述
2.1 单级交换结构模型
2.1.1 共享总线型结构
2.1.2 共享缓存型结构
2.1.3 Crossbar型结构
2.1.4 Crosspoint型结构
2.1.5 Ring型结构
2.1.6 Mesh型结构
2.2 多级交换结构模型
2.2.1 Banyan型结构
2.2.2 Clos型结构
2.3 交换结构缓存的设置
2.3.1 输入排队缓存
2.3.2 输出排队缓存
2.3.3 联合输入输出排队缓存
2.3.4 交叉节点排队缓存
2.4 经典的路由调度算法
2.4.1 单级调度算法
2.4.2 多级调度算法
2.4.3 调度算法小结
2.5 本章小结
第三章 MSM型 Clos交换架构设计
3.1 CLOS交换总体架构设计
3.1.1 交换网络需求分析
3.1.2 Clos交换实现方案设计
3.1.3 AXI4 系列协议介绍
3.1.3.1 AXI4 协议介绍
3.1.3.2 AXI4-Stream协议介绍
3.2 输入输出接口设计
3.2.1 MAC地址提取模块设计
3.2.2 端口映射管理模块设计
3.2.2.1 RAM表实现方案
3.2.2.2 CAM表实现方案
3.2.2.3 端口映射管理小结
3.3 输入输出级模块(IM/OM)设计
3.3.1 输入级模块(IM)设计
3.3.1.1 优先级VOQ设计
3.3.1.2 负载均衡调度器设计
3.3.1.3 IM子交换模块架构
3.3.2 输出级模块(OM)设计
3.4 中间级模块(CM)设计
3.5 CLOS仲裁调度器设计
3.5.1 仲裁调度机制简介
3.5.2 异步调度算法设计
3.6 本章小结
第四章 Clos交换结构的低功耗及容错性等优化设计
4.1 CLOS交换结构的低功耗设计
4.1.1 复用压缩编码设计
4.1.2 时钟门控管理设计
4.2 CLOS交换结构的容错设计
4.2.1 传统的容错设计
4.2.2 基于Clos结构的容错设计
4.3 CLOS交换结构仲裁调度的流水设计
4.4 本章小结
第五章 Clos交换结构核心模块的仿真与测试
5.1 仿真验证概述
5.2 基于仿真工具的时序功能仿真
5.2.1 MAC地址提取模块仿真与分析
5.2.2 端口映射管理模块仿真与分析
5.2.3 负载均衡仲裁调度器模块仿真与分析
5.2.4 综合评估结果
5.3 基于UVM方法学的功能验证仿真
5.3.1 UVM验证方法学概述
5.3.2 UVM组件设计
5.3.3 Modelsim测试结果
5.4 本章小结
第六章 总结与展望
6.1 研究结论
6.2 研究展望
致谢
参考文献
本文编号：3994943
【文章页数】：101 页
【学位级别】：硕士
【文章目录】：
摘要
abstract
缩略词表
第一章 绪论
1.1 高速交换网络研究背景与意义
1.2 高速交换网络研究现状
1.2.1 单级交换网络研究现状
1.2.2 多级交换网络研究现状
1.3 论文内容与安排
第二章 交换结构和调度算法概述
2.1 单级交换结构模型
2.1.1 共享总线型结构
2.1.2 共享缓存型结构
2.1.3 Crossbar型结构
2.1.4 Crosspoint型结构
2.1.5 Ring型结构
2.1.6 Mesh型结构
2.2 多级交换结构模型
2.2.1 Banyan型结构
2.2.2 Clos型结构
2.3 交换结构缓存的设置
2.3.1 输入排队缓存
2.3.2 输出排队缓存
2.3.3 联合输入输出排队缓存
2.3.4 交叉节点排队缓存
2.4 经典的路由调度算法
2.4.1 单级调度算法
2.4.2 多级调度算法
2.4.3 调度算法小结
2.5 本章小结
第三章 MSM型 Clos交换架构设计
3.1 CLOS交换总体架构设计
3.1.1 交换网络需求分析
3.1.2 Clos交换实现方案设计
3.1.3 AXI4 系列协议介绍
3.1.3.1 AXI4 协议介绍
3.1.3.2 AXI4-Stream协议介绍
3.2 输入输出接口设计
3.2.1 MAC地址提取模块设计
3.2.2 端口映射管理模块设计
3.2.2.1 RAM表实现方案
3.2.2.2 CAM表实现方案
3.2.2.3 端口映射管理小结
3.3 输入输出级模块(IM/OM)设计
3.3.1 输入级模块(IM)设计
3.3.1.1 优先级VOQ设计
3.3.1.2 负载均衡调度器设计
3.3.1.3 IM子交换模块架构
3.3.2 输出级模块(OM)设计
3.4 中间级模块(CM)设计
3.5 CLOS仲裁调度器设计
3.5.1 仲裁调度机制简介
3.5.2 异步调度算法设计
3.6 本章小结
第四章 Clos交换结构的低功耗及容错性等优化设计
4.1 CLOS交换结构的低功耗设计
4.1.1 复用压缩编码设计
4.1.2 时钟门控管理设计
4.2 CLOS交换结构的容错设计
4.2.1 传统的容错设计
4.2.2 基于Clos结构的容错设计
4.3 CLOS交换结构仲裁调度的流水设计
4.4 本章小结
第五章 Clos交换结构核心模块的仿真与测试
5.1 仿真验证概述
5.2 基于仿真工具的时序功能仿真
5.2.1 MAC地址提取模块仿真与分析
5.2.2 端口映射管理模块仿真与分析
5.2.3 负载均衡仲裁调度器模块仿真与分析
5.2.4 综合评估结果
5.3 基于UVM方法学的功能验证仿真
5.3.1 UVM验证方法学概述
5.3.2 UVM组件设计
5.3.3 Modelsim测试结果
5.4 本章小结
第六章 总结与展望
6.1 研究结论
6.2 研究展望
致谢
参考文献
本文编号：3994943
本文链接：https://www.wllwen.com/guanlilunwen/ydhl/3994943.html
