基于信道化的并行数字频谱处理模块设计

发布时间：2023-10-26 19:21

　　当前通信技术与军事领域相关技术快速发展,多种复杂的射频技术被广泛应用,传统频谱分析仪难以对复杂信号进行检测,数据采集和数据处理分段进行会出现数据采集空窗期,导致短时信号和突变型号被漏检。当前普遍使用RTSA(实时频谱分析仪)在时域、频域和调制域等多个维度对信号进行全面分析。如何克服运算能力的瓶颈,提高实时频谱分析仪对瞬时信号的捕获能力成为了亟待解决的问题。实时频谱分析仪相关参数中,100%POI(Probability of Intercept,100%截获最短信号时间)指标决定了系统能够捕获突发信号的最短时长,同时数据处理的重叠率指标直接影响100%POI参数。针对大带宽实时分析模式和高重叠率带来的较高数据率的问题,本文基于ADC+FPGA(模数转换器+现场可编程门阵列)硬件平台,设计了一种并写结构的高效数字频谱处理模块。由于数据帧重叠处理后数据率成倍提升,超过系统的时钟频率,因此本文使用信道化算法将宽带信号分解为多个窄带信号,采用并行架构重叠处理模块进行多路重叠处理,降低每一路数据处理的压力,然后计算窄带信号频谱,检波合并处理得到最终的频谱结果。信道化分解的实现采用多相滤波算法,依...

【文章页数】：88 页

【学位级别】：硕士

【文章目录】：
摘要
abstract
第一章 绪论
    1.1 论文研究背景及意义
    1.2 国内外研究现状与发展动态
    1.3 论文的主要研究内容及章节安排
        1.3.1 研究内容与相关指标
        1.3.2 章节安排及主要内容
第二章 信道化数字频谱处理模块总体设计
    2.1 实时频谱分析的基本原理
    2.2 系统与各模块基本方案
        2.2.1 信道化并行频谱处理模块总体设计
        2.2.2 宽带信号的信道化分解方案设计
        2.2.3 重叠处理和频谱计算方案设计
        2.2.4 检波和频谱显示方案设计
    2.3 本章小结
第三章 宽带信号信道化分解模块设计
    3.1 信道化技术与并行处理
    3.2 数字信道化基本原理与高效结构
        3.2.1 数字信道化基本结构
        3.2.2 基于多相滤波的高效信道化处理结构
    3.3 基于多相滤波的信道化算法设计和仿真
        3.3.1 原型低通滤波器的设计与仿真
        3.3.2 多相滤波结构的设计与仿真
    3.4 信道化算法的逻辑设计与验证
        3.4.1 信道化算法逻辑总体设计
        3.4.2 串并转换模块逻辑设计
        3.4.3 多相滤波模块逻辑设计
        3.4.4 信道化算法逻辑仿真验证
    3.5 本章小结
第四章 并行重叠处理和频谱计算模块设计
    4.1 重叠处理原理与系统指标
        4.1.1 重叠处理的基本工作方式
        4.1.2 重叠处理与频谱刷新速率
        4.1.3 重叠处理与100%POI时间
    4.2 并行重叠处理逻辑设计
        4.2.1 重叠地址控制设计
        4.2.2 重叠处理的逻辑设计与验证
    4.3 并行频谱计算逻辑设计
        4.3.1 基于FFT IP核的频谱计算逻辑设计
        4.3.2 基于CORDIC算法的幅值和对数计算逻辑设计
        4.3.3 频谱计算模块逻辑仿真验证
    4.4 检波合并模块逻辑设计与验证
        4.4.1 检波模块逻辑设计
        4.4.2 多信道频谱合并逻辑设计
    4.5 本章小结
第五章 测试与分析
    5.1 信道化算法的信号分解测试
    5.2 信道化分解后的频谱显示测试
        5.2.1 频谱数据检波输出测试
        5.2.2 多信道频谱合并显示测试
        5.2.3 突发信号的100%POI时间测试
    5.3 本章小结
第六章 总结与展望
致谢
参考文献
附录



本文编号：3856830