基于FPGA的任意波信号发生器的硬件设计与实现

发布时间：2017-10-29 08:15

  本文关键词：基于FPGA的任意波信号发生器的硬件设计与实现

  更多相关文章： 硬件设计 任意波信号 FPGA DDS

【摘要】：任意波信号发生器是现代电子测量中广泛应用的通用测试仪器,不仅能输出常规波形,还可以输出正弦调制波形及自定义波形。本论文基于直接数字频率合成(DDS)技术完成了一款PXI模块化任意波信号发生器硬件设计,具有高分辨率、低相位噪声、频率切换速度快、相位连续等优点。本论文依托实际项目,以NI公司PXIe-1075机箱和PXIe-8135实时控制器为上位机,基于Xilinx公司Virtex-5 XC5VLX110T FPGA和MAXIM公司MAX5888A DAC硬件结构完成了任意波信号发生器下位机板卡的设计工作:1.研究了任意波信号发生器的技术发展现状,分析了现有的任意波信号发生器硬件架构,确定了“FPGA+DAC+信号调理电路”的硬件设计总体方案。2.根据硬件总体方案,在PXIe 3U板卡机械标准的仪器化小型化设计限制下,从性能指标和功能集成性出发,完成各模块设计。3.完成了重要器件选型和单元电路设计,提出了差分器件构建整个信号链路的设计思路,论证了差分信号携带直流信息偏置方案的可行性。4.完成了输出波形信号频率可控、幅度可控的设计,波形频率分辨率能达到10mHz,幅度分辨率能达到10mV。5.对10mV~50mV小信号波形质量、整板信号噪声的改善做了特殊处理。包括小信号支路的特殊方案设计,滤波器设计,信号通路阻抗匹配设计、信号完整性仿真、电源完整性仿真等。6.完成了任意波信号发生器的的硬件调试和样机测试,主要包括搭建测试环境,完成模块化测试,上下位机联调,验证设计的合理性。硬件测试结果表明,本论文设计的PXIe单槽3U双通道任意波形发生器采样率为200MSPS,垂直分辨率16位,存储深度1Mb。整板噪声控制在2mV以内,功耗控制在15W以内。系统达到的指标包括且不只于:信号输出幅度范围为10mVpp~10Vpp;幅度分辨率10mV,频率分辨率10mHz;正弦最高输出频率40MHz,三角、方波、斜波最高输出频率5MHz,任意波最高输出频率10MHz;输出的AM、FM、PSK、FSK、SWEEP波形幅度、相位、频率均可调。测试结果表明,波形指标满足设计要求。
【关键词】：硬件设计 任意波信号 FPGA DDS
【学位授予单位】：北京工业大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TM935
【目录】：

• 摘要4-5
• Abstract5-10
• 第1章 绪论10-18
• 1.1 课题研究背景及意义10-11
• 1.2 国内外研究现状及发展趋势11-13
• 1.3 任意波信号发生器的指标13-14
• 1.4 技术难点和主要研究内容14-15
• 1.4.1 技术难点14
• 1.4.2 主要研究内容14-15
• 1.5 技术创新点15
• 1.6 本文的内容结构15-18
• 第2章 系统方案设计18-34
• 2.1 总体设计方案18-19
• 2.2 规范化小型化设计原则19
• 2.3 硬件设计方案选择19-22
• 2.4 DDS实现方式22
• 2.5 PCIe接.实现方式22-23
• 2.6 DDS性能分析23-24
• 2.7 波形存储器实现方式24-25
• 2.8 信号调理模块设计25-28
• 2.8.1 模拟通路级联25-26
• 2.8.2 差分波形信号传输方式26-28
• 2.9 直流偏置原理设计28-30
• 2.10 滤波器选型分析30-32
• 2.11 幅度控制方法32
• 2.11.1 幅度分区间控制方法32
• 2.11.2 10mV分辨率实现原理32
• 2.12 本章小结32-34
• 第3章 任意波信号发生器的硬件设计34-72
• 3.1 FPGA部分34-36
• 3.2 FPGA引脚配置和Bank分配36-38
• 3.2.1 FPGA I/O配置36-37
• 3.2.2 FPGA Bank分配37-38
• 3.3 FPGA时钟和配置电路设计38-39
• 3.3.1 FPGA时钟电路设计38
• 3.3.2 FPGA配置电路设计38-39
• 3.4 板卡接.部分设计39-41
• 3.5 高速DAC单元电路设计41-47
• 3.5.1 DAC选型41-43
• 3.5.2 高速DAC时钟接.设计43-44
• 3.5.3 高速DAC数据接.设计44-47
• 3.6 定值放大单元电路设计47-50
• 3.6.1 增益分配和器件指标分析47-48
• 3.6.2 噪声和失调电压优化设计48-50
• 3.7 差分程控放大滤波电路设计50-55
• 3.7.1 程控放大滤波器选型50-51
• 3.7.2 程控放大滤波器增益控制方式51-53
• 3.7.3 程控放大滤波器噪声来源与处理方法53-55
• 3.8 差分转单端放大电路的设计55-61
• 3.8.1 运算放大器选型55-56
• 3.8.2 运算放大单元电路设计56-57
• 3.8.3 幅度补偿方法57-58
• 3.8.4 提高小信号抗噪能力的方案设计58-61
• 3.9 波形噪声分析61-64
• 3.9.1 DDS噪声来源61
• 3.9.2 理想DDS输出频谱分析61-63
• 3.9.3 实际DDS输出频谱分析与优化方案63-64
• 3.10 滤波器设计64-66
• 3.11 低纹波电源设计66-71
• 3.11.1 主要器件的功耗估计67-68
• 3.11.2 电源架构选择68-69
• 3.11.3 电源结构和低纹波电源设计69-71
• 3.12 本章小结71-72
• 第4章 信号完整性、电源完整性分析72-84
• 4.1 高速信号完整性设计72
• 4.2 阻抗控制72-75
• 4.3 差分线等长控制75
• 4.4 PCB叠层设计75-76
• 4.5 传输线的信号完整性仿真76-77
• 4.6 电源完整性设计77-80
• 4.6.1 电源纹波分析77-78
• 4.6.2 低纹波去耦网络设计78-80
• 4.7 PCB布局布线设计80-82
• 4.7.1 布局设计80-81
• 4.7.2 布线设计81-82
• 4.8 本章小结82-84
• 第5章 系统测试84-96
• 5.1 测试平台的搭建84-85
• 5.2 波形功能验证85-87
• 5.3 波形幅度测试87-88
• 5.4 波形频率测试88-89
• 5.5 调制信号测试89-93
• 5.5.1 AM调制信号测试90
• 5.5.2 FM调制信号测试90-91
• 5.5.3 2FSK调制信号测试91-92
• 5.5.4 2PSK调制信号测试92-93
• 5.6 正弦波谐波失真测试93
• 5.7 系统稳定性测试93-94
• 5.8 系统机械性能测试94
• 5.9 指标测试统计94-95
• 5.10 本章小结95-96
• 结论96-98
• 参考文献98-102
• 附录102-104
• 攻读硕士学位期间所取得的研究成果104-106
• 致谢106

【参考文献】

中国期刊全文数据库 前6条

1 林嵩;冯全源;;一种分高低压供电的低压差线性稳压器的设计[J];电子元件与材料;2014年12期

2 鲜飞;;芯片封装技术的发展历程[J];印制电路信息;2009年06期

3 靳学明,谭剑美;基于DDS的通用雷达波形产生器的实现和性能[J];雷达科学与技术;2004年03期

4 宋吉江,牛轶霞,于春战,邱兆海;CMOS模拟开关及其选择问题[J];微电子技术;2001年03期

5 张玉兴,彭清泉;相位舍位对DDS谱分布的影响[J];电子科技大学学报;1997年02期

6 李春明，，孙圣和;数／模转换器输出毛刺对数字合成信号影响的分析及其消除方法[J];仪器仪表学报;1996年06期

中国硕士学位论文全文数据库 前1条

1 柳肖杰;PXI 200MSPS任意波形发生模块硬件设计[D];电子科技大学;2010年

本文编号：1112140