10GSPS示波器同步与波形显示技术

发布时间：2020-04-06 05:05

【摘要】：电子信息技术的迅速发展使得模拟信号越来越呈现出偶发性和复杂性,同时对采集系统的指标和功能也提出了更高的要求。作为目前在电子测量领域最常用的仪器,示波器也要向着高采样率、高存储深度和高波形捕获率不断发展。为了克服半导体器件自身性能的局限性,本文利用时间交替采样技术通过多片低采样率的模数转换芯片(ADC)来搭建高采样率的采集系统。利用外挂存储器的方式来增加存储深度并且设计的三维显示功能大大提高了波形捕获率。本文将主要对以下几个方面进行研究和分析。解决时间交替采样技术实现过程中的出现的数据同步问题,波形多段存储实现问题及其与三维成像模块之间的协同工作问题,并且设计了多级的辉度显示功能。本文的主要结构如下:一、高清晰采集系统整体方案设计。确定了多路采样时钟方案;利用可编程逻辑阵列(FPGA)来实现高速数据的接收方案;通过高速串行总线(PCIe)来实现软硬件交互方案。最终确定了多ADC+多FPGA+CPU的完整系统架构。二、数据同步方案设计。分析了时间交替采样技术中导致数据不同步的原因,设计了专用的多ADC同步复位电路,提出多FPGA数据接收和存储同步方案。保证了采集系统前端的同步工作。三、分段存储下的三维成像模块设计。利用外挂存储器(DDR3)的方法来实现对波形的多段存储和可变深度存储功能,设计了波形分段存取模块。同时设计了两种波形三维成像方法来提高对偶发信号的捕获能力。最后将波形分段存储与波形三维成像模块结合起来,实现了对映射后的波形回放功能。四、多级波形辉度调节算法设计。设计了一种基于RGB24的波形辉度调节算法,可以实现100级的辉度调节功能,更突出地反映了波形出现的概率。设计了跨色系的显示方案,扩展了显示范围。本文完成了10GSPS的采集系统的搭建,完成了波形的同步采集,存储及拼合显示。分段存储下的波形可以达到设定的深度和段数,经过三维成像及亮度调节模块处理后图像可以更加直观反映波形概率信息,波形辉度调节功能效果显著。
【图文】：

资源,资源特性,通道模式,方案研究

当|Δt-100ps|≥15ps 的时候通过调节锁相环来调节 SCLK 的相位。|Δt-100ps|≤15ps的时候通过调节ADC内部的配置寄存器来实现相位的精细调节。过PLL和ADC内部寄存器的协同调节，可以保证多ADC采集阵列的正确工作，是后端数据正确拼合的基础。.2 高速数据接收和处理方案研究.2.1 数据接收方案研究由上文可知本文所选的 ADC 内部就相当于搭建了一个小的 TIADC 系统，在通道模式下输出 4 路 10bit* 1.25Gbps 的数据流通过 PCB 进行传输，电平标准为DS。为了保证数据传输的稳定性，要在利用差分信号进行传输的同时尽量缩短线长度，这样可以有效减少外部信号的干扰。数据可以通过 FPGA 或者 ASIC 芯来进行接收和处理，为了缩短开发周期，降低设计成本，本项目选用的是 Xilinx式的 Kintex7 系列 FPGA，这是 Xilinx 公司的一款中端 FPGA 芯片，资源特性如 2-3 所示。

存储容量,内存,阵列,芯片

电子科技大学硕士学位论文目前市面上高性能的 DDR4 芯片传输速率可以到达 3600Mbps，但是只有性能更的 UltraScale 系列 FPGA 才支持挂载 DDR4 芯片，本文使用的 7 系列的 FPGA 高只能支持到 DDR3。DDR3 相比较与 DDR2 和 DDR1 有更高的速度，大部分DDR3 容量为 1GB-16GB，在 7 系列的 FPGA 上传输速度如图 2-5 所示，最高接速度可以达到 1866Mbps，，并且相比于 DDR2 和 DDR1 有了更高的速率和更低的耗，所以本文选用 DDR3 作为外挂存储器。
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2019
【分类号】：TM935.3

【参考文献】