基于CPU-FPGA异构平台的虚拟同步并网逆变器实时仿真算法设计

发布时间：2021-12-11 04:14

　　随着电力系统中电力电子器件的广泛应用,对于小步长（≤2μs）电磁暂态实时仿真的需求逐渐增加。此时,单独依靠CPU已难以满足其要求,转而结合现场可编程门阵列（Field Programmable Gate Array, FPGA）来实现是一大趋势。搭建了适用于虚拟同步并网逆变器系统实时仿真的CPU-FPGA异构计算平台。其中,FPGA电路部分采用优化EMTP （Electro-Magnetic Transient Program）流程实现,综合利用恒导纳开关建模、支路拆分并行处理及矩阵化流程计算来优化仿真实时性能。CPU控制部分采用虚拟同步控制,并设计了与FPGA异步通信的数据交互接口。最后,针对该并网逆变器系统进行小步长实时仿真,与Simulink离线仿真结果相对比,同时分析平台实时性能与FPGA上资源消耗,验证了基于所提平台实现虚拟同步并网逆变器系统实时仿真的准确性与有效性。 

【文章来源】：电力系统保护与控制. 2020,48(14)北大核心CSCD

【文章页数】：10 页

【部分图文】：

传统EMTP算法示意图

另外，按支路类型做拆分并行计算。以计算支路历史电流Ih环节为例，如图3(左)所示，在传统EMTP算法中，通过遍历支路来串行地计算各支路历史电流。然而，注意到拓扑一旦确定(编号固定)，各支路的类型也即确定，那么完全可以在开始仿真之前就将所有支路按类型进行拆分，后续计算即按类型各自独立计算。此时，各部分支路类型一致，计算方式一致，便可以做批量计算，如图3(右)所示。图中，将支路按电阻R、电感L、电容C、开关SW和电源SC等进行拆分，最终得到各支路类型对应的Ih分量集合{Ih}。基于支路类型拆分并行处理，可以明显提升算法的并行度，改善实时性能。同时，采用支路拆分处理还能解决前述定点数据类型问题，各支路类型分量可分别选用合适的数据长度，从而能减少计算资源消耗和计算时间，优化定时。

同时，为配合前级Ih环节的支路拆分并行运算，这里关联矩阵也需按支路拆分。此时，原始规模的矩阵运算拆成了若干较小规模矩阵运算的并行处理，进一步提升了算法并行度与仿真效率。另外，结合支路拆分并行处理，还能避免各计算环节中无关支路的冗余计算。综合上述流程优化处理，可设计完整的优化EMTP算法流程，如图5所示。


本文编号：3533991