基于0.18μm CMOS工艺的全数字锁相环设计

发布时间：2017-10-28 09:23

  本文关键词：基于0.18μm CMOS工艺的全数字锁相环设计

  更多相关文章： 全数字锁相环 数控振荡器 数字滤波器 锁定算法 抖动减小

【摘要】：锁相环路已在很多领域中得到了极其广泛的应用,例如模拟和数字通信领域以及无线电电子学等领域,尤其是在数字通信中的调制解调和相位同步中通常用到各式各样的锁相环。在集成化的今天,全数字锁相环与传统的锁相环相比,具有可移植性强、抗干扰能力强、可编程、易集成、可测性好等优势。因此研究一种频率稳定性好、抗干扰能力强和同步性能好的锁相环具有非常重要的意义。本论文采用TSMC 0.18μm CMOS工艺,设计了一款全数字锁相环(All digital phase locked loop, ADPLL),该锁相环可为系统芯片(System-On-a-Chip, SOC)系统提供高质量时钟。它主要由四个模块组成,分别是鉴相器,控制器,数控振荡器以及可编程分频器。这里的参考时钟由SOC提供,一般为几十兆赫兹。数控振荡器的输出频率经过可编程分频器的分频后得到分频时钟。分频系数N即为参考时钟的倍频系数,即当ADPLL频率锁定后,分频时钟与参考时钟的频率一致,此时振荡器输出频率为参考时钟频率的N倍,因此可以通过改变分频系数从而得到不同的频率的时钟输出。电路设计中,鉴相器采用全定制差分对结构且几乎零死区,高精度数控振荡器并采用环形结构。采用三阶锁定算法以进行频率的锁定和抖动的减小。三阶锁定算法即通过二分搜索法进行频率的初步锁定,然后通过均值搜索法进行初步的锁相,最后通过抑制滤波窗以减小抖动。后仿真结果表明,该锁相环输出时钟范围为168MHz-516MHz,当参考时钟频率为20MHz,可编程分频比为10：1时,输出频率为200MHz,锁定时间为27.7μs,峰峰值抖动为254ps,平均功耗为2.9mmW,芯片面积为0.18mmm2,逻辑功能正确,达到了设计指标要求。
【关键词】：全数字锁相环 数控振荡器 数字滤波器 锁定算法 抖动减小
【学位授予单位】：东南大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN402
【目录】：

• 摘要4-5
• Abstract5-8
• 第一章 绪论8-12
• 1.1 课题背景与意义8-9
• 1.2 国内外研究现状9-10
• 1.3 研究内容与设计指标10-11
• 1.4 论文的组织结构11-12
• 第二章 锁相环基本理论12-26
• 2.1 模拟锁相环介绍12-17
• 2.1.1 基本结构和原理12
• 2.1.2 模拟锁相环的数学模型12-14
• 2.1.3 电荷泵锁相环14-17
• 2.2 数字锁相环介绍17-23
• 2.2.1 基本结构和原理17
• 2.2.2 数字锁相环的数学模型17-20
• 2.2.3 全数字锁相环介绍20-23
• 2.3 全数字锁相环与电荷泵锁相环的比较23-24
• 2.4 本章小结24-26
• 第三章 全数字锁相环设计26-48
• 3.1 鉴频鉴相器设计26-29
• 3.1.1 PFD的非理想特性27
• 3.1.2 零死区PFD的电路设计27-29
• 3.2 数控振荡器设计29-35
• 3.2.1 DCO的抖动和功耗分析30-34
• 3.2.2 基于反相器的环形DCO设计34-35
• 3.3 可编程分频器设计35-38
• 3.3.1 DMP设计36-37
• 3.3.2 Pulse-Swallow型可编程分频器设计37-38
• 3.4 控制器设计38-44
• 3.4.1 频率初锁38-40
• 3.4.2 初步锁相40-43
• 3.4.3 抖动减小43-44
• 3.5 系统复位信号设计44-45
• 3.6 可综合代码的编写注意事项45-46
• 3.7 本章小结46-48
• 第四章 全数字锁相环的后端设计48-62
• 4.1 ASIC流程介绍48-49
• 4.2 ASIC后端设计49-59
• 4.2.1 逻辑综合50-51
• 4.2.2 数据准备51-52
• 4.2.3 布局规划52-54
• 4.2.4 布局54-55
• 4.2.5 时钟树综合55-56
• 4.2.6 布线56-57
• 4.2.7 可制造性设计并输出版图文件57-59
• 4.3 ADPLL整体版图设计59-60
• 4.4 本章小结60-62
• 第五章 全数字锁相环的后仿真与测试方案62-68
• 5.1 ADPLL后仿真62-65
• 5.2 测试方案65-66
• 5.3 本章小结66-68
• 第六章 总结与展望68-70
• 6.1 总结68
• 6.2 展望68-70
• 参考文献70-74
• 致谢74-76
• 攻读硕士学位期间发表的论文76

【相似文献】

中国期刊全文数据库 前10条

1 李建伟;徐红兵;王毅;;一种锁定相位编程可调全数字锁相环设计[J];现代电子技术;2007年03期

2 蒲晓婷;;全数字锁相环的设计及分析[J];现代电子技术;2008年05期

3 王杰敏;杨虹;;全数字锁相环的设计[J];通信电源技术;2009年03期

4 朱立军;单长虹;李勇;;一种自动变模控制的宽频带全数字锁相环[J];现代电子技术;2009年20期

5 姚富强,张厥盛,邬国扬,杜武林;快速高精度全数字锁相环研究[J];电子学报;1993年07期

6 吴建华，杨明健;全数字锁相环在瞬态频率测试中的应用[J];南昌大学学报(工程技术版);1995年02期

7 单长虹,邓国扬;一种新型快速全数字锁相环的研究[J];系统仿真学报;2003年04期

8 单长虹,孟宪元;嵌入式自动变模控制的快速全数字锁相环[J];计算机仿真;2004年02期

9 熊卓列;张深基;;一种参数可动态智能设置的全数字锁相环路[J];陕西理工学院学报(自然科学版);2006年02期

10 谈熙;杨莲兴;;全数字锁相环系统的分析及优化[J];复旦学报(自然科学版);2006年04期

中国重要会议论文全文数据库 前5条

1 徐凯;时宇;;全数字锁相环的设计和实现[A];全国第一届信号处理学术会议暨中国高科技产业化研究会信号处理分会筹备工作委员会第三次工作会议专刊[C];2007年

2 张鑫;许录平;;全数字锁相环的设计与分析[A];第二届中国卫星导航学术年会电子文集[C];2011年

3 庞浩;俎云霄;王赞基;;一种新型的全数字锁相环[A];第七届北京青年科技论文评选获奖论文集[C];2003年

4 王小兵;金锋;;一种改进的全数字化锁相环在光栅位置检测中的应用[A];中国仪器仪表学会第六届青年学术会议论文集[C];2004年

5 胡在洲;李晓峰;;基于全数字二阶锁相环的DS-QPSK数字中频通信系统载波同步设计与FPGA实现[A];2008年中国西部青年通信学术会议论文集[C];2008年

中国博士学位论文全文数据库 前2条

1 周郭飞;数字射频中全数字锁相环技术的研究[D];清华大学;2009年

2 于光明;快速锁定全数字锁相环的分析与设计[D];清华大学;2011年

中国硕士学位论文全文数据库 前10条

1 高源培;应用于全数字锁相环的时间数字转换器的研究与设计[D];复旦大学;2014年

2 王华军;基于FPGA的新型全数字锁相环的设计与实现[D];电子科技大学;2015年

3 闻章;一种低复杂度的线性全数字锁相环的设计与实现[D];电子科技大学;2015年

4 甘武兵;基于线性增强TDC的全数字锁相环设计[D];电子科技大学;2014年

5 刘丹丹;一种新型宽频域全数字锁相环的研究与设计[D];南华大学;2015年

6 杨春妮;2.4GHz CMOS全数字锁相环的研究与设计[D];南京邮电大学;2015年

7 黄保瑞;基于FPGA的二阶全数字锁相环的设计[D];延安大学;2015年

8 马骁;基于0.18μm CMOS工艺的全数字锁相环设计[D];东南大学;2016年

9 李应飞;一种时域全数字锁相环的设计[D];西安电子科技大学;2010年

10 张微成;应用于无线通信的全数字锁相环技术[D];上海交通大学;2010年

，

本文编号：1107644