基于掺杂修正型硬件木马设计研究

发布时间：2017-11-21 00:13

  本文关键词：基于掺杂修正型硬件木马设计研究

  更多相关文章： 硬件木马 TCAD AES RNG 集成电路

【摘要】：随着全球经济的高速发展,信息技术得到了广泛使用,但安全形势也相当严峻,尤其是支撑信息技术发展的IC产业,近几年也出现了诸多安全问题。其中硬件木马造成的危害特别严重,为了改变这种被动局面,进行硬件木马的研究显得十分必要。所以,本文建立了掺杂修正型硬件木马IC设计体系,根据该体系进行掺杂修正型硬件木马设计研究。首先利用TCAD工具对底层器件进行建模仿真,利用器件模型搭建基本电路并验证;然后完成木马标准单元的设计和物理信息的提取;最后将硬件木马设计与标准IC设计流程相结合,完成AES木马电路设计。本文主要工作内容如下:第一,详细阐述了硬件木马的定义、特征、分类和检测方法等方面的内容;根据当前硬件木马的研究现状,给出掺杂修正型硬件木马的可行性分析,并建立起掺杂修正型硬件木马IC设计体系。论文依照该体系展开说明。第二,针对掺杂修正型硬件木马进行理论分析,建立器件模型,利用相关工具进行器件模型仿真,分析仿真结果并对模型进行修正。利用建立的基本器件模型搭建“壹”型木马电路和“零”型木马电路进行混仿,模拟木马电路在实际工作中的输出特性。第三,建立标准单元原理图转换平台,根据原理图连接关系和版图结构对单元输出部分进行修改,最终完成组合单元、时序单元和特殊单元的三种不同类型木马单元的版图实现,并对木马单元版图进行DRC、LVS物理验证。对通过物理验证的木马标准单元进行物理信息特征化提取,以方便后期调用。第四,将硬件木马设计与标准IC设计流程相结合。首先完成目标电路RTL代码的编写和功能验证,并通过逻辑综合得到门级网表,利用脚本语言进行木马单元替换;然后修改标准单元的verilog模型来模拟木马单元的功能,通过仿真验证木马单元对电路的影响;其次对AES木马电路进行物理设计,完成DRC和LVS物理检测,并进行时序仿真;最后完成AES木马电路随机性测试。
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN402

【参考文献】

中国期刊全文数据库 前3条

1 郑小龙;;以中国芯铸就中华信息安全的长城[J];电子产品世界;2015年12期

2 刘华锋;罗宏伟;王力纬;;硬件木马综述[J];微电子学;2011年05期

3 罗宏伟;;集成电路芯片安全隐患检测技术[J];半导体技术;2007年12期

中国博士学位论文全文数据库 前1条

1 高洪博;指令诱发型硬件木马检测技术研究[D];解放军信息工程大学;2013年

中国硕士学位论文全文数据库 前8条

1 唐棠;基于旁路分析的硬件木马检测技术研究[D];电子科技大学;2014年

2 李振;数字类型的硬件木马设计实现与分析[D];电子科技大学;2014年

3 房磊;基于门级网表的硬件木马检测技术研究[D];电子科技大学;2014年

4 冯稳锋;基于模糊设计的病毒生成技术研究[D];电子科技大学;2014年

5 谢海;基于FPGA的硬件木马检测[D];广东工业大学;2013年

6 史亚峰;基于AES算法的硬件木马电路设计[D];天津大学;2012年

7 涂皓;基于旁路分析的硬件木马设计实现[D];国防科学技术大学;2010年

8 李雄;一种随机数发生器的设计和实现[D];西安电子科技大学;2010年

，

本文编号：1209012