低压低噪声CMOS放大器的研究与设计

发布时间：2017-12-22 19:16

  本文关键词：低压低噪声CMOS放大器的研究与设计　出处：《重庆邮电大学》2016年硕士论文　论文类型：学位论文

  更多相关文章： 低噪声 带隙基准 射频 噪声消除 放大器 DTMOS 运算放大器

【摘要】：集成电路的噪声性能一直以来是研究的重点,低噪声放大器(LNA)在射频通信系统中处于接收机前端,这特殊位置要求它的增益高、噪声小、传输损耗小、带宽大。低噪声运算放大器是集成电路的基础,要求它增益高、噪声低、共模抑制比大、相位裕度足够、功耗低。为进一步提高射频通信系统和集成电路的性能,本文研究和设计了低噪声偏置电路及低噪声CMOS放大器。主要包括以下几方面内容：首先,本文在分析无电阻的带隙基准偏置电源的原理基础上,采用电流前馈补偿的方法,设计了一个低噪声的二阶带隙基准电压源。并采用SMIC 0.18μm混合CMOS工艺对所设计的偏置电路进行仿真。仿真结果显示,输出电压为1.1V左右,电压波动范围为400μV,温度系数TC为5.8ppm/℃。输出噪声在1Hz的时候噪声为3.1nV/√Hz,1KHz时的等效输出噪声为0.003nV/√Hz,获得好的噪声性能。其次,采用噪声消除技术和等效跨导提高技术,分析并设计了一个共栅极噪声消除的窄带LNA和一个共栅极输入级联共源极电阻负反馈的两级噪声消除电路的宽带LNA。并采用SMIC 0.18μm射频(RF) CMOS工艺对所设计的LNA进行仿真。仿真得出,窄带LNA噪声性能在600MHz内为2dB～2.3dB,增益为18dB～19dB。宽带LNA通频带为1.5GHz,增益20.5dB～21.2dB,噪声系数1.6dB～1.9dB, ldB压缩点为～15.6dBm。最后,本文分析讨论DTMOS的噪声特性,采用交叉耦合电流镜负载输入、AC-Boosting补偿技术和弥勒补偿技术,分析设计了一个3级低压低噪声运算放大器,利用DTMOS对运放改进。论文采用SMIC 0.18μm混合CMOS工艺对所设计的低噪运放仿真验证。仿真结果显示,运放相位裕度为60.9°,第一级增益为54dB,第二级104dB,三级总增益为132dB,共模抑制比小于-100dB,带宽为13.75MHz。等效输入噪声在1Hz的时候其大小为58.3nV/√Hz,在1KHz的时候为0.28nV/√Hz。改进后的噪声在1Hz的时候为35.3.nV/√Hz,在1KHz的时候噪声为0.24nV/√Hz,得到了更好的噪声性能。
【学位授予单位】：重庆邮电大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN722

【参考文献】

相关期刊论文 前6条

1 张为;宋博;付军;王玉东;崔杰;李高庆;张伟;刘志宏;;Analysis, Design and Implementation of SiGe Wideband Dual-Feedback Low Noise Amplifier[J];Transactions of Tianjin University;2014年04期

2 郭振杰;张万荣;金冬月;谢红云;丁春宝;邢光辉;路志义;张瑜洁;;基于有源电感的全集成超宽带低噪声放大器[J];微电子学;2013年03期

3 程骏;李海华;;一种S波段低噪声放大器的设计[J];电子器件;2013年02期

4 张瑛;王志功;徐建;罗寅;;Design of a low noise distributed amplifier with adjustable gain control in 0.15μm GaAs PHEMT[J];半导体学报;2012年03期

5 ;Research on optimizing the noise figure of low noise amplifier method via bias and frequency[J];The Journal of China Universities of Posts and Telecommunications;2011年04期

6 王宇星;姜盛瑜;吴金;;基于自适应高阶补偿CMOS带隙基准源的设计[J];电子与封装;2011年07期

，

本文编号：1320682