基于位流重定位的数字系统在线演化技术研究
本文选题:演化硬件 + 位流重定位 ; 参考:《南京航空航天大学》2016年硕士论文
【摘要】:演化硬件(Evolvable Hardware,EHW)可根据环境变化改变自身结构和行为,从而实现系统自适应和容错。目前,实现演化硬件的方法主要包括基于虚拟重构电路(Virtual Reconfigurable Circuit,VRC)和基于动态部分重构(Dynamic Partial Reconfiguration,DPR)的方法。演化复杂电路时,DPR方法可克服VRC方法资源开销和延时较大的缺点,但需存储较多位流文件,且演化速度较慢。针对以上不足,本文利用位流重定位与差异配置技术对现有DPR实现方式进行改进。本文主要研究内容如下:(1)分析了EHW研究现况,以及不同FPGA重构方法在实现EHW时的优缺点,通过比较选择采用基于位流重定位的动态部分重构技术实现EHW系统。介绍了系统硬件平台和软件开发环境概括,并分析了FPGA的FPGA配置过程、位流文件的结构和配置原理。(2)以MicroBlaze作为重构控制器,采用位流重定位技术设计基于DPR的片上系统。给出了系统总体结构;位流重定位原理和位流重定位的实现流程,包括逻辑功能网表文件的生成、可重构IP核设计、位流重定位系统硬件平台搭建、动态部分重构设计、重构区域的统一化设计、位流文件的生成等。采用微软基础类库MFC开发了循环冗余校验计算程序和界面。最后,在Xilinx Virtex-5 FPGA开发板ML507上利用逻辑运算验证了位流重定位的可行性,并分析了位流重定位技术对位流存储的影响,以及位流重定位的时间。(3)以Micro Blaze作为演化控制器,通过自定制ROM IP核实现图像数据的存储,利用位流重定位技术实现系统功能区可演化IP核的动态重构,设计了基于位流重定位与差异配置的图像滤波器在线演化系统。给出了系统总体结构、硬件设计方法和实现结果。采用遗传算法作为演化算法,设计了染色体的编码、染色体差异配置、适应度评估方式以及遗传算子。最后,以图像滤波器的演化设计为例,对系统结构和演化机制进行了验证。结果表明,所提出演化机制能有效节省位流存储空间,提高演化速度。
[Abstract]:Evolvable hardware (EHW) can change its structure and behavior according to the change of environment, so that the system can be adaptive and fault-tolerant.At present, the methods of implementing evolutional hardware mainly include virtual Reconfigurable circuit based on virtual reconfiguration circuit and dynamic Partial reconfiguration based on dynamic partial reconfiguration.The VRC method can overcome the disadvantages of large resource overhead and delay, but it needs to store more bit stream files, and the speed of evolution is slow.In view of the above shortcomings, this paper uses bit stream relocation and differential configuration technology to improve the existing DPR implementation.The main contents of this paper are as follows: (1) the current situation of EHW research and the advantages and disadvantages of different FPGA reconstruction methods in the implementation of EHW are analyzed. The dynamic partial reconstruction technology based on bit stream relocation is chosen to implement the EHW system by comparison.This paper introduces the hardware platform and software development environment of the system, and analyzes the FPGA configuration process of FPGA, the structure and configuration principle of bitstream file. MicroBlaze is used as the reconfiguration controller, and the on-chip system based on DPR is designed by using bit stream repositioning technology.The overall structure of the system, the principle of bit stream repositioning and the realization flow of bit stream relocation are given, including the generation of logical function network table file, the design of reconfigurable IP core, the hardware platform construction of bit stream repositioning system, and the dynamic partial reconfiguration design.Uniform design of reconstructed region, generation of bit stream file, etc.The cyclic redundancy check calculation program and interface are developed with Microsoft basic class library MFC.Finally, the feasibility of bit stream repositioning is verified by logical operation on Xilinx Virtex-5 FPGA development board ML507, and the influence of bit stream relocation technology on bit stream storage and the time of bit stream relocation is analyzed. Micro Blaze is used as evolutionary controller.The storage of image data is realized by custom ROM IP core, and the dynamic reconfiguration of the evolving IP core in the system function area is realized by using bit stream relocation technology. An online evolution system of image filter based on bit stream relocation and differential configuration is designed.The overall structure of the system, hardware design method and implementation results are given.Genetic algorithm is used as evolutionary algorithm to design chromosome coding, chromosome differential collocation, fitness evaluation and genetic operator.Finally, the system structure and evolution mechanism are verified by the evolutionary design of image filter.The results show that the proposed evolution mechanism can effectively save bit stream storage space and improve the evolution speed.
【学位授予单位】:南京航空航天大学
【学位级别】:硕士
【学位授予年份】:2016
【分类号】:TP311.52;TN791
【参考文献】
相关期刊论文 前10条
1 姚睿;陈芹芹;孙艳梅;张砦;王友仁;;采用输入输出分解的分区分段演化机制[J];哈尔滨工程大学学报;2015年04期
2 朱继祥;李元香;邢建国;;可重构系统的演化修复机制[J];计算机学报;2014年07期
3 袁鹏;王友仁;张砦;;可重构电子系统芯片级在线自主容错方法研究[J];计算机应用研究;2012年06期
4 陈峰;高志刚;戴国骏;;基于EAPR的动态部分可重构系统研究及实现[J];杭州电子科技大学学报;2011年01期
5 刘少腾;来金梅;陈利光;童家榕;鲍丽春;;可进化可重构图像滤波器的设计[J];复旦学报(自然科学版);2010年06期
6 姚睿;王友仁;于盛林;陈则王;;具有在线修复能力的强容错三模冗余系统设计及实验研究[J];电子学报;2010年01期
7 朱继祥;李元香;夏学文;曾辉;;基于演化硬件的在线自适应系统[J];计算机科学;2009年07期
8 徐新民;乐莹;尚丽娜;;FPGA动态部分重构的研究及位流信息重构的实现[J];科技通报;2008年02期
9 任小西;李仁发;金声震;张克环;吴强;;基于JBits的一种可重构数据处理系统可靠性研究[J];计算机研究与发展;2007年04期
10 康立山 ,刘溥 ,陈毓屏;函数优化异步并行演化算法[J];计算机研究与发展;2001年11期
相关博士学位论文 前1条
1 陈利光;适合于硬件进化的FPGA平台设计实现[D];复旦大学;2009年
相关硕士学位论文 前4条
1 张芷英;基于片上网络的动态部分可重构系统研究[D];复旦大学;2012年
2 刘洁丽;基于SOPC的自演化系统设计与验证[D];南京航空航天大学;2012年
3 杨华秋;可进化硬件平台研究[D];复旦大学;2011年
4 刘欢;基于遗传算法的可重构FIR滤波器研究与设计[D];电子科技大学;2009年
,本文编号:1733728
本文链接:https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/1733728.html