一种基于时序路径的FPGA接口时序测试方法

发布时间：2018-04-14 14:10

  本文选题：时序路径 + FPGA接口时序测试　； 参考：《航天控制》2017年04期

【摘要】：针对航天高速高可靠FPGA接口时序测试,分析了FPGA接口类型及测试需求,介绍了一种基于时序路径的FPGA接口时序测试方法,结合时序路径模型,阐述了异步总线接口时序测试的测试流程和计算方法,并给出实际案例。该方法集成了功能仿真和静态时序分析的优点,特别适合极限工况下的FPGA接口时序验证,已经应用到多个航天高可靠FPGA接口测试中,与传统的动态门级时序仿真相比,能显著提高验证效率和测试覆盖率。
[Abstract]:Aiming at timing testing of high speed and high reliability FPGA interface in aerospace, this paper analyzes the type and test requirement of FPGA interface, introduces a timing test method of FPGA interface based on timing path, and combines with timing path model.The test flow and calculation method of asynchronous bus interface timing test are described, and an actual example is given.This method integrates the advantages of functional simulation and static timing analysis, and is especially suitable for FPGA interface timing verification under limited working conditions. It has been applied to multiple spaceflight high-reliability FPGA interface testing, compared with the traditional dynamic gate timing simulation.It can significantly improve validation efficiency and test coverage.
【作者单位】： 北京航天自动控制研究所;
【分类号】：TN791

【相似文献】

相关期刊论文 前10条

1 王景利,杜祥岭,李方芳,鲁宝春;数字最坏情况时序仿真[J];辽宁工程技术大学学报(自然科学版);2002年03期

2 郭玉峰;;基于FPGA的高速A/D采样的实现[J];河南科技;2010年23期

3 戚新宇;基于FPGA设计的功能仿真和时序仿真[J];航空电子技术;2005年03期

4 冯锁;王银花;;UART发送器的设计与仿真[J];铜陵学院学报;2008年05期

5 王慧;;一种借助时序检测系统进行时序验证的方法[J];信息安全与通信保密;2007年01期

6 马进;;基于FPGA的PPM系统设计与实现[J];电子产品世界;2010年10期

7 陶卫国;;FPGA在数据采集与传输中的应用[J];塔里木大学学报;2012年03期

8 金良哨;郑世宝;王峰;;采用MIPS内核的SoC门级时序仿真及功耗估计方法[J];电子技术应用;2008年01期

9 李均盛;王省书;胡春生;梁德强;;基于FPGA的PCI从接口设计[J];工业控制计算机;2010年01期

10 蒲昱初;李旭;徐火生;;一种基于FPGA的256QAM设计与实现[J];舰船电子工程;2007年03期

相关硕士学位论文 前3条

1 范逸鸣;基于LUT的FPGA时序仿真的设计与实现[D];西安电子科技大学;2012年

2 罗天煦;二维DCT/IDCT处理核的FPGA设计与实现[D];湖南大学;2006年

3 胡茂文;支持IRDA1.0协议UART的IP软核的设计[D];西安理工大学;2004年

，

本文编号：1749644