基于ToT的PET成像前端读出ASIC设计与实现

发布时间：2018-06-19 09:24

  本文选题：PET成像 + To　； 参考：《微电子学》2017年04期

【摘要】：To T(Time-over-Threshold)读出策略是在PET成像中利用信号的时间宽度同时获取能量和时间信息的方法。基于To T的前端读出电路具有简单、高效、功耗低、面积小的优点。采用0.35μm CMOS工艺,设计并实现了基于To T的低噪声16通道PET成像前端读出ASIC芯片。为了实现低噪声,在电荷灵敏放大器中采用了输入管尺寸匹配技术,在成形器中采用了低噪声放大器。为了提高响应速度,在电压甄别器中采用了预放大和箝位推挽输出结构。芯片的测试结果表明,能量输入范围为3.5~56 f C,等效噪声电荷为211.4 e~-+16.0 e~-/p F,能量与输入电荷之间的非线性误差小于2%,单通道功耗为1.82 m W。与现有电路相比,该芯片的噪声降低了56.4%,在PET成像系统中具有广阔的应用前景。
[Abstract]:The To T (Time-over-Threshold) readout strategy uses the time width of the signal in PET imaging to obtain the energy and time information simultaneously. The front end readout based on To T has the advantages of simple, efficient, low power consumption and small area. A low noise 16 channel PET imaging front end readout based on To T is designed and realized by the 0.35 micron CMOS process. ASIC chip. In order to achieve low noise, the input tube size matching technique is used in the charge sensitive amplifier, and the low noise amplifier is used in the shaper. In order to improve the response speed, the preamplifier and the clamping push pull output structure are used in the voltage discriminator. The test results of the chip show that the energy input range is 3.5~56 f C. The noise charge is 211.4 e~-+16.0 e~-/p F, the nonlinear error between the energy and the input charge is less than 2%, and the single channel power consumption is 1.82 m W.. Compared with the existing circuit, the noise of the chip is reduced by 56.4%, and it has a broad application prospect in the PET imaging system.
【作者单位】： 西北工业大学计算机学院;
【基金】：国家自然科学基金资助项目(61376034) 陕西省科技统筹创新工程计划项目(2015KTZDGY03-03)
【分类号】：TN432

【相似文献】

相关期刊论文 前10条

1 李念峰;低功耗ASIC设计技术[J];电子产品世界;1998年11期

2 李建中;;从掩膜ASIC到可编程ASIC设计[J];军事通信技术;2000年03期

3 郭志勇;李广军;阎波;林水生;;“ASIC设计”课程研究型教学改革的探索与实践[J];中国科教创新导刊;2008年10期

4 姚亚峰;陈建文;黄载禄;;ASIC设计技术及其发展研究[J];中国集成电路;2006年10期

5 陈敏,殷瑞祥,郭tb,曾爱华;静态时序分析在数字ASIC设计中的应用[J];重庆工学院学报;2005年08期

6 陈旭,魏少军;特定人群指纹验证系统的ASIC设计[J];微电子学;2002年05期

7 郑建宏;程野;;IIS控制器的ASIC设计与实现[J];重庆邮电大学学报(自然科学版);2009年05期

8 季轩;毛陆虹;陈力颍;谢生;张世林;;基于ROM结构的直接数字频率合成器ASIC设计[J];电路与系统学报;2011年06期

9 于宗光,叶建明,王成;亚微米门阵列ASIC设计技术[J];电子与封装;2005年02期

10 周磊,朱礼安,苏俊杰,丁晓磊,赵梅,顾皋蔚,朱恩;一种新结构异步FIFO的ASIC设计[J];南京师范大学学报(工程技术版);2005年02期

相关会议论文 前2条

1 肖腾飞;张研;王庆娟;吴文欢;王铮;赵京伟;;多阳极光电倍增管读出ASIC设计[A];第十六届全国核电子学与核探测技术学术年会论文集（上册）[C];2012年

2 王丹;于枫;王寿珍;;基于CPLD器件的ASIC设计[A];“加入WTO和科学技术与吉林经济发展——机遇·挑战·责任”吉林省第二届科学技术学术年会论文集（上）[C];2002年

相关硕士学位论文 前10条

1 吴汉;压电能量收集器的电源管理ASIC设计[D];重庆大学;2016年

2 康晓;高清视频处理单元研究与ASIC设计[D];山东大学;2014年

3 黄敦锋;AES加密解密算法的高速ASIC设计[D];电子科技大学;2010年

4 杨西全;基于XC2S200FG456芯片的高级加密标准算法的ASIC设计[D];电子科技大学;2002年

5 陈敏;基于图像处理的多级滤波器ASIC设计[D];华中科技大学;2004年

6 陈庆;先进视频编码中去块滤波的ASIC设计和算法研究[D];浙江大学;2008年

7 李小波;基于虚级联技术的EoS系统ASIC设计[D];电子科技大学;2002年

8 吕继方;四通道低噪声GEM探测器前端读出ASIC设计[D];湖南大学;2009年

9 韦涛;基于G.723.1语音解码器的ASIC设计[D];哈尔滨工业大学;2006年

10 韩彬;H.264解码器中片层解码的ASIC设计[D];吉林大学;2006年

，

本文编号：2039407