槽型高压低功耗横向MOSFET研究

发布时间：2018-07-14 17:01

【摘要】：横向双扩散金属-氧化物-半导体场效应晶体管(Lateral Double-diffused Metal-Oxide-Semiconductor Field Effect Transistor,LDMOSFET)作为功率集成电路(Power Integrated Circuit,PIC)中的核心器件,具有易集成、驱动功率小、负温度系数等优点,多年来一直朝着高击穿电压(Breakdown Voltage,BV)和低比导通电阻(Specific On-Resistance,Ron,sp)的方向发展。较高的击穿电压需要器件具有较长的漂移区长度和较低的漂移区掺杂浓度,这导致器件具有较高的导通电阻。击穿电压和比导通电阻之间的这一矛盾关系,就是困扰业界的“硅极限”问题。为缓解“硅极限”问题,本文提出了三种击穿电压600V的槽型高压LDMOS器件。(1)具有埋P层的槽型高压LDMOS(trench LDMOS with buried P-layer,BP TLDMOS)器件。通过仿真优化,在介质槽宽为9μm和介质槽深为18μm的尺寸参数下获得了击穿电压为685V的BP TLDMOS器件,其比导通电阻为44.5m??cm2。在相同的器件尺寸参数下,与常规槽型(convertional trench LDMOS,C-TLDMOS)器件相比,BP TLDMOS击穿电压提高67%,比导通电阻降低91%。(2)具有变k介质槽的高压LDMOS(trench LDMOS with variable-k dielectric trench,VK TLDMOS)器件。仿真结果表明,在介质槽宽和槽深分别为6μm和18μm的尺寸参数下获得了击穿电压为658V,比导通电阻为25.1m??cm2的VK TLDMOS器件。在相同的器件尺寸参数下,与常规的P-TLDMOS器件(介质槽均匀填充SiO2,带有P条的槽型LDMOS器件)相比,VK TLDMOS器件的击穿电压提高25.8%,比导通电阻仅增加了3.7%。(3)具有变k介质槽和埋P层的高压LDMOS(trench LDMOS with variable-k dielectric trench and buried P-layer,VKBP TLDMOS)器件。仿真结果表明,在介质槽宽为7μm和介质槽深为18μm的尺寸参数下,其击穿电压为703V,比导通电阻为42.1m??cm2。
[Abstract]:Lateral diffused Metal-Oxide-Semiconductor Field effect Transistor LDMOSFET (LDMOSFET), as the core device of Power Integrated Circuit (PIC), has the advantages of easy integration, low driving power, negative temperature coefficient, etc. For many years, it has been developing towards the direction of high breakdown voltage (BV) and low specific on-resistance (on-resistance). Higher breakdown voltage requires longer drift region length and lower drift region doping concentration, which leads to higher on-resistance. This contradiction between breakdown voltage and specific on-resistance is the "silicon limit" problem that puzzles the industry. In order to alleviate the "silicon limit" problem, three kinds of grooved high voltage LDMOS devices with a breakdown voltage of 600V are proposed. (1) trench LDMOS with buried P-layer-BP-TLDMOS devices with buried P layer are presented. The BP-TLDMOS device with a breakdown voltage of 685 V is obtained under the parameters of the dielectric slot width of 9 渭 m and the dielectric groove depth of 18 渭 m. The specific on-resistance of the device is 44.5 mm / cm ~ (2). Under the same device size parameters, compared with conventional slot type (convertional trench LDMOS- C-TLDMOS, the breakdown voltage of BP-TLDMOS is increased by 67% and the on-resistance is reduced by 91%. (2) trench LDMOS with variable-k dielectric trenchVK TLDMOS (trench LDMOS with variable-k dielectric trenchVK TLDMOS) devices with variable k dielectric grooves. The simulation results show that a VK TLDMOS device with a breakdown voltage of 658V and a specific on-resistance of 25.1m??cm2 is obtained under the size parameters of 6 渭 m and 18 渭 m, respectively. Under the same device size parameters, Compared with conventional P-TLDMOS devices (dielectric grooves filled with SiO2, grooved LDMOS devices with P strips), the breakdown voltage of VK TLDMOS devices is increased by 25.8% and the on-resistance is only increased by 3.7%. (3) High voltage LDMOs (trench LDMOS with variable-k dielectric) with variable K dielectric grooves and buried P layers are obtained. Trench and buried P-layern VKBP TLDMOS device. The simulation results show that the breakdown voltage is 703V and the specific on-resistance is 42.1 m / cm ~ 2 when the dielectric slot width is 7 渭 m and the dielectric slot depth is 18 渭 m.
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN386

【相似文献】

中国期刊全文数据库 前10条

1 赵佶;;罗姆发布第二代SiC制MOSFET,可抑制通电劣化现象[J];半导体信息;2012年04期

2 张明兴;;导通电阻为零的模拟开关[J];电子技术;1986年12期

3 孙隽;;导通电阻极大减小的新型垂直功率MOSFET结构[J];电子工艺技术;1986年04期

4 Daisuke Ueda ,李巍;一种能降低导通电阻的新型纵向功率MOSFET结构[J];微电子学;1987年02期

5 ;新品之窗[J];电子元器件应用;2002年06期

6 陈力;冯全源;;低压沟槽功率MOSFET导通电阻的最优化设计[J];微电子学;2012年05期

7 ;Vishay发布采用ThunderFET~汶技术的通过AEC-Q101认证的最新MOSFET[J];电子设计工程;2014年06期

8 张雯,阎冬梅;VDMOSFET的最佳化设计研究(500V)[J];辽宁大学学报(自然科学版);2004年01期

9 王颖;程超;胡海帆;;沟槽栅功率MOSFET导通电阻的模拟研究[J];北京工业大学学报;2011年03期

10 赵佶;;Mouser开始供应Vishay Siliconix Si8802 TrenchFET功率MOSFET[J];半导体信息;2012年06期

中国重要会议论文全文数据库 前5条

1 谌怡;刘毅;王卫;夏连胜;张篁;朱隽;石金水;章林文;;GaAs光导开关的导通电阻[A];第九届中国核学会“核科技、核应用、核经济（三核）”论坛论文集[C];2012年

2 孟坚;高珊;陈军宁;柯导明;孙伟锋;时龙兴;徐超;;用阱作高阻漂移区的LDMOS导通电阻的解析模型[A];2005年“数字安徽”博士科技论坛论文集[C];2005年

3 武洁;方健;李肇基;;单晶扩散型LDMOS特性分析[A];展望新世纪——’02学术年会论文集[C];2002年

4 武洁;方健;李肇基;;单晶扩散型LDMOS特性分析[A];中国电工技术学会电力电子学会第八届学术年会论文集[C];2002年

5 ;降低双层金属布线导通电阻不合格率 中国电子科技集团公司第二十四研究所单片工艺室PVD工序心一QC小组[A];2007年度电子信息行业优秀质量管理小组成果质量信得过班组经验专集[C];2007年

中国重要报纸全文数据库 前3条

1 四川 钟荣;再议光耦合器的检测方法[N];电子报;2005年

2 山东 毛兴武;由STA500组成的60W D类放大器[N];电子报;2002年

3 吴;发展中的沟槽栅MOS器件[N];中国电子报;2001年

中国博士学位论文全文数据库 前1条

1 黄海猛;超结器件的模型研究及优化设计[D];电子科技大学;2013年

中国硕士学位论文全文数据库 前10条

1 吴克滂;功率MOSFET的终端耐压特性研究[D];西南交通大学;2015年

2 汪德波;60V 功率U-MOSFET失效分析与再设计[D];西南交通大学;2015年

3 吴文杰;一种基于曲率结扩展原理的衬底终端结构的研究[D];电子科技大学;2014年

4 徐青;槽型高压低功耗横向MOSFET研究[D];电子科技大学;2015年

5 尹德杨;一种适用于功率驱动电路的BCD工艺开发及优化[D];电子科技大学;2010年

6 陈倩雯;75V沟槽型功率MOSFET的特性研究[D];西南交通大学;2013年

7 宫在君;基于SILVACO模拟的100V VDMOSFET研究和设计[D];辽宁大学;2011年

8 孙军;SJ MOSFET特性分析与设计[D];西安理工大学;2008年

9 温恒娟;一种CBSLOP LDMOS及其源极浮动SENSE FET器件设计[D];电子科技大学;2013年

10 耿振海;SiC SJ SBD设计与仿真[D];西安电子科技大学;2010年

，

本文编号：2122316