一种不同缩放类型组合的低功耗DAC

发布时间：2018-07-17 21:23

【摘要】：提出了一种内置于SAR ADC的低功耗DAC,采用不同缩放类型分段组合的方式,明显减小了芯片占用面积,降低了功耗。基于华润上华公司的0.35μm CMOS工艺,利用Cadence Spectre仿真工具对电路进行分析,结果显示该DAC整体电路的功耗为0.93mW,最大积分非线性(INL)为-0.74LSB,最大微分非线性(DNL)为-0.48LSB,优值(FOM)为3.81,版图的面积为0.086mm~2,很好地满足了低功耗和小面积的要求。
[Abstract]:This paper presents a low power DAC with SAR ADC , which reduces the footprint of the chip and reduces the power consumption . The results show that the power consumption of the monolithic integrated circuit is 0.93mW , the maximum integral nonlinearity is - 0.74LSB , the maximum differential nonlinearity is - 0.48LSB , the optimal value is 3.81 , the area of the layout is 0.08mm ~ 2 , which can meet the requirement of low power consumption and small area .
【作者单位】： 武汉科技大学信息科学与工程学院;
【基金】：湖北省自然科学基金资助项目(2011CDB234) 湖北省教育厅科学技术研究计划重点项目(D20101104)
【分类号】：TN792

【相似文献】

相关期刊论文 前10条

1 ;DAC得益于iCMOS工艺的优势[J];电子设计技术;2006年06期

2 陆楠;;双通道16位DAC支持多标准、多载波通信系统[J];电子设计技术;2009年12期

3 鲁冰;;最高精度18位单调性DAC[J];电子产品世界;2008年10期

4 刘洋;;多通道DAC内置DPC提高稳定性[J];电子设计技术;2010年09期

5 RandallCarver;;混频器用作开关,可使DAC采样频率加倍[J];电子设计技术;2004年06期

6 沈佳铭;洪亮;石春琦;赖宗声;;一种用于音频DAC的可重构Σ-Δ调制器的设计[J];微电子学;2007年03期

7 ;Adaptive Sound Technologies公司选用欧胜DAC和扬声器放大器[J];电信工程技术与标准化;2009年12期

8 Ken Kavanagh;;升压电源和高压DAC为天线和滤波器提供调谐信号[J];电子设计技术;2011年05期

9 李怡南;;自制胆DAC解码器[J];实用电子文摘;1997年12期

10 ;功率DAC—D级功放新应用[J];音响技术;2000年02期

相关重要报纸文章 前2条

1 浙江 王明海 编译;2个混频器使DAC采样频率倍增[N];电子报;2013年

2 湖北 付家明;加装DAC板改善VCD机音质[N];电子报;2003年

相关硕士学位论文 前8条

1 李智;基于准浮栅技术的12位乘法型DAC[D];南开大学;2011年

2 曾庆磊;音频通信中过采样DAC的设计及FPGA实现[D];山东大学;2008年

3 李笑笑;用于24比特音频DAC的单环单比特Σ-Δ调制器的设计与FPGA实现[D];上海交通大学;2010年

4 马瑞;基于FPGA的高精度DAC测试方法研究与实现[D];西安电子科技大学;2013年

5 席望;高速电流舵DAC动态性能的提升研究[D];西安电子科技大学;2014年

6 林宇婧;用于高性能电流舵型DAC的数字校准模块研究[D];复旦大学;2013年

7 杨凤;12位低噪声双极性DAC电路设计及物理实现[D];湘潭大学;2015年

8 秦玲;10bits，，200MHz分段电流舵DAC的设计[D];电子科技大学;2006年

本文编号：2130979