抗单粒子翻转的低功耗锁存器设计

发布时间：2018-09-08 11:50

【摘要】：随着CMOS工艺缩减至纳米尺寸,锁存器对空间辐射环境中高能粒子引起的软错误越发敏感.为缓解软错误对锁存器电路的影响,提出一种基于45 nm CMOS工艺的单粒子翻转自恢复的低功耗锁存器.该锁存器使用3个C单元构成内部互锁的结构,每个C单元的输出节点的状态由另2个C单元的输出节点决定;任意C单元的输出节点发生单粒子翻转后,该锁存器将通过内部互锁的反馈路径将翻转节点恢复正确;在瞬态脉冲消散后没有节点处于高阻态,提出的锁存器适用于采用了时钟门控技术的低功耗电路.大量的SPICE仿真结果表明,与已有的加固锁存器相比,文中提出的锁存器在延时、功耗、面积开销和软错误加固能力上取得了良好的平衡,平均节省57.53%的面积-功耗-延时积开销;详尽的蒙特卡洛仿真实验表明,该锁存器对工艺、供电电压和温度的波动不敏感.
[Abstract]:As the CMOS process is reduced to nanometer size, the latch becomes more sensitive to soft errors caused by high-energy particles in the radiation environment. In order to mitigate the influence of soft errors on the latch circuit, a low power latch based on 45 nm CMOS technology is proposed. The latch uses three C units to form an internal interlocking structure. The state of the output nodes of each C unit is determined by the output nodes of the other two C units. The latch will restore the correct turn over node through the feedback path of internal interlocking, and no node is in high resistance state after the transient pulse dissipates. The proposed latch is suitable for low power circuits using clock gating technology. A large number of SPICE simulation results show that compared with the existing strengthened latch, the proposed latch achieves a good balance in terms of delay, power consumption, area overhead and soft error reinforcement ability. A detailed Monte Carlo simulation shows that the latch is insensitive to the fluctuation of process, power supply voltage and temperature.
【作者单位】： 合肥工业大学电子科学与应用物理学院;合肥兆芯有限公司;
【基金】：国家自然科学基金(61574052,61674048)
【分类号】：TN432

【参考文献】

相关期刊论文 前3条

1 梁浩;夏银水;钱利波;黄春蕾;;低功耗三输入AND/XOR门的设计[J];计算机辅助设计与图形学学报;2015年05期

2 孙永节;刘必慰;;基于DICE单元的抗SEU加固SRAM设计[J];国防科技大学学报;2012年04期

3 冯彦君;华更新;刘淑芬;;航天电子抗辐射研究综述[J];宇航学报;2007年05期

【共引文献】

相关期刊论文 前10条

1 梁华国;李昕;王志;黄正峰;;抗单粒子翻转的低功耗锁存器设计[J];计算机辅助设计与图形学学报;2017年08期

2 赵思思;夏银水;张骏立;厉琼莹;;AXIG及其基于双逻辑的面积优化[J];计算机辅助设计与图形学学报;2017年07期

3 陈益峰;柳青;杨生胜;秦晓刚;李得天;;低轨道高压太阳电池阵充放电效应试验[J];宇航学报;2017年05期

4 陈善强;刘四清;师立勤;陈东;;用于空间辐射效应评估的软件—SEREAT[J];宇航学报;2017年03期

5 张泽明;党炜;汪洋;刘彦民;;几种COTS元器件单粒子试验研究[J];载人航天;2017年02期

6 马雪娇;厉琼莹;张骏立;夏银水;;基于双逻辑门级图形表示的功耗优化技术[J];计算机辅助设计与图形学学报;2017年03期

7 袁春柱;李志刚;李军予;刘思远;张德全;李智敏;;微纳卫星COTS器件应用研究[J];计算机测量与控制;2017年02期

8 武书肖;李磊;任磊;;基于SRL结构的抗辐射SRAM单元设计[J];微电子学;2016年06期

9 郭娜;杜广华;刘文静;郭金龙;吴汝群;陈昊;;微束技术在放射生物学中的应用[J];原子核物理评论;2016年04期

10 任飞;纪志坡;张国帅;万成安;;卫星载荷二次电源用MOSFET的抗辐射设计及验证[J];航天器环境工程;2016年05期

【二级参考文献】

相关期刊论文 前3条

1 王伦耀;夏银水;陈偕雄;;逻辑函数的双逻辑综合与优化[J];计算机辅助设计与图形学学报;2012年07期

2 章凌宇;贾宇明;李磊;胡明浩;;基于DICE结构的抗辐射SRAM设计[J];微电子学;2011年01期

3 夏银水;毛科益;叶锡恩;;逻辑函数适于双逻辑实现的探测算法[J];计算机辅助设计与图形学学报;2007年12期

【相似文献】

相关期刊论文 前10条

1 郑飞君;杨军;葛海通;严晓浪;;面向等价性验证的锁存器匹配算法[J];浙江大学学报(工学版);2006年08期

2 吴训威,金文光;三值闩锁和锁存器的结构研究[J];电子科学学刊;1995年05期

3 ;Allegro MicroSystems公司宣布推出新型双线霍尔效应锁存器[J];电子产品可靠性与环境试验;2012年01期

4 徐江涛;杨玉红;李新伟;李渊清;;功耗和面积优化的时域加固锁存器设计(英文)[J];南开大学学报(自然科学版);2014年03期

5 彭毅;;Z80-CPU限界运行硬件[J];微型机与应用;1985年01期

6 张阳;万培元;潘照华;林平分;;一种基于锁存器实现时序收敛的方法[J];中国集成电路;2013年06期

7 Ahmed Aboyoussef;Lucent Technologies;Holmdel;NJ;;提供48V、10A的大功率锁存器[J];电子设计技术;1999年11期

8 ;存储器、锁存器[J];电子科技文摘;2006年04期

9 乐建连,章专;互补对偶结构的三值ECL锁存器设计[J];浙江大学学报(理学版);2005年02期

10 王申南;四-D锁存器CD4042的正确使用[J];家庭电子;2005年14期

相关重要报纸文章 前4条

1 江苏 顾振远;D型触发器CD4042与第一信号的判别[N];电子报;2012年

2 冯继文 编译;电话号码显示器[N];电子报;2003年

3 四川 史为 编写;可控硅的几种典型应用（上）[N];电子报;2002年

4 福建 张健平 摘编;A/D转换器ICL7135[N];电子报;2006年

相关硕士学位论文 前6条

1 申思远;针对数字集成电路抗辐射加固结构的研究[D];合肥工业大学;2015年

2 程龙;基于65nm体硅CMOS的8管锁存器抗辐射版图加固技术研究[D];安徽大学;2016年

3 钱栋良;纳米尺度数字电路抗单粒子效应的加固设计方法研究[D];合肥工业大学;2016年

4 倪涛;纳米工艺下数字集成电路的抗辐射加固技术研究[D];合肥工业大学;2016年

5 邹浩波;基于脉冲锁存器的关键路径优化[D];国防科学技术大学;2015年

6 姜辉;基于0.18μm CMOS工艺的低电压、低功耗、超高速集成电路设计[D];东南大学;2006年

，

本文编号：2230433