基于近似相容性的压缩方案研究

发布时间：2020-01-24 12:53

【摘要】：随着集成在硅胶片上的知识产权核(Intellectual Property Core,IP)越来越多,集成电路芯片测试所遇到的故障将会变得更复杂,测试所面临的问题也会急剧增加,测试亟待解决几个方面的问题:缩短测试时间,降低测试功耗,减少测试数据量等,现在测试数据压缩技术是集成测试主流研究方法。本论文介绍了系统芯片(System on Chip,SOC)的结构,SOC测试的原理,分类及所面临的挑战,并对一些经典的Huffman编码方案及相容压缩方案作了综述,分别说明这些方案的编码思想,编码实例及寻找方案的不足之处和后续改进方案。本论文基于近似相容性分析,从测试向量的列角度对测试模式相关性大的重新排列在一起;从自动测试设备(Automatic Test Equipment,ATE)串行传输数据的特性来看,对相邻测试向量进行最大程度的近似相容压缩,若相邻测试向量不相容组数小于或等于k值则参照前一测试向量压缩,反之直接存储;从分组测试向量间不相容组数来看,分组测试向量之间不相容组数参差不齐,处理编码压缩时会比较复杂且效果不是很好,这里提出寻找相容类,首先构造带权完全无向图,将提取相同的不相容组数子图,采用图着色算法寻找相容类。基于前面三个角度的联想,提出了最大近似相容的分组测试向量相容压缩方法,将测试向量重新排序,使相邻测试向量能达到最大近似相容,且使第i+1个测试向量参照第i个测试向量能够与第i-1个测试向量间接近似相容,这个方法的提出就是想要使测试向量间相邻的能达到最大近似相容,不相邻的能达到间接近似相容,使测试数据集化整体为若干组就能达到很好的压缩效果。本论文是对ISCAS’89标准电路生成的Mintest集,在基于C语言平台编程分析验证测试数据压缩率的,且硬件结构简单,面积开销小,方案可行。
【图文】：

测试流程图

关的数据进行特殊处理就能达到压缩效果，本章将从 Huffman 缩方案大致总结前者的优秀编码案例。2.1 Huffman 编码方案 Full Huffman 编码据流定长划分为 b 位的数据块，计算各种数据块出现的频率，过构造一个 Huffman 树，叶子节点就是每个数据块的状态，对定义左0右1，一直到树根结束，对树根一直追溯到叶子结点得Huffman 代码，遍历所有叶子节点就能获得所有数据块的 Huffma个数据块根据 Huffman 代码进行编码压缩[24]。下面是一个以 4 例，如图 2-1，统计数据块出现频率、Huffman 代码，，如表 2-1ffman 树，如图 2-2。
【学位授予单位】：安庆师范大学
【学位级别】：硕士
【学位授予年份】：2017
【分类号】：TN407

【参考文献】

相关期刊论文 前10条

1 Yan Ma;Bingsi Li;Guangyuan Li;Jixing Zhang;Hong Chen;;A Nonlinear Observer Approach of SOC Estimation Based on Hysteresis Model for Lithium-ion Battery[J];IEEE/CAA Journal of Automatica Sinica;2017年02期

2 邝继顺;周颖波;蔡烁;;一种用于测试数据压缩的自适应EFDR编码方法[J];电子与信息学报;2015年10期

3 吴琼;黄丽;;基于逻辑运算的折半划分测试数据压缩方法[J];系统仿真学报;2015年06期

4 程一飞;詹文法;;一种双游程交替编码的测试数据压缩方法[J];计算机科学;2014年11期

5 欧阳一鸣;黄贵林;梁华国;谢涛;黄正峰;;利用少数相关位的SoC测试数据压缩方法[J];电子测量与仪器学报;2013年01期

6 欧阳一鸣;刘军;梁华国;黄喜娥;;基于位跳变相容的多扫描链压缩方法[J];电子测量与仪器学报;2011年07期

7 徐三子;梁华国;顾婉玉;刘杰;;基于无关位动态赋值的幂次划分测试压缩方案[J];计算机研究与发展;2010年S1期

8 詹文法;梁华国;时峰;黄正峰;;一种混合定变长虚拟块游程编码的测试数据压缩方案[J];电子学报;2009年08期

9 詹文法;梁华国;时峰;黄正峰;欧阳一鸣;;一种共游程码的测试数据压缩方案[J];计算机研究与发展;2008年10期

10 欧阳一鸣;肖祝红;梁华国;;数据块前向相容标记码的测试数据压缩方法[J];计算机辅助设计与图形学学报;2007年08期

相关会议论文 前1条

1 蒋翠云;梁华国;陶珏辉;陈田;;测试数据分块字典统计编码压缩法[A];第五届中国测试学术会议论文集[C];2008年

相关博士学位论文 前4条

1 黄越;数字集成电路自动测试生成算法研究[D];江南大学;2012年

2 王义;集成电路低功耗内建自测试技术的研究[D];贵州大学;2009年

3 刘煜坤;数字集成电路测试方法研究[D];哈尔滨理工大学;2009年

4 李杰;低功耗内建自测试（BIST）设计技术的研究[D];东南大学;2004年

相关硕士学位论文 前8条

1 丁秋红;一种低功耗确定性内建自测试技术研究与实现[D];大连理工大学;2016年

2 吴震霖;数据采集系统的内建自测试技术研究[D];中北大学;2015年

3 陈林枫;旨在降低测试时间和测试功耗的扫描树设计研究[D];哈尔滨工业大学;2013年

4 刘军;基于相容性分析的测试数据压缩方法研究[D];合肥工业大学;2012年

5 肖剑锋;基于相容类加权的扩展相容性扫描树构造算法研究[D];湖南大学;2008年

6 成永升;基于扩展相容性扫描树的低测试响应数据量方法研究[D];湖南大学;2008年

7 陶珏辉;片上系统SoC测试数据分组压缩方法的研究[D];合肥工业大学;2007年

8 赵莹;数字集成电路测试生成算法研究[D];哈尔滨理工大学;2005年

本文编号：2572676