多通道SAR ADC数字后台校准技术的研究与实现

发布时间：2020-02-10 05:55

【摘要】：模数转换器(Analog-to-Digital Converter,以下简称ADC)在现代电子系统中发挥着重要作用,在雷达通信、图像采集、视频监控等多种领域中获得了广泛的应用。经过学术界与工业界多年的不断努力,ADC的性能几乎达到了现有工艺、设计水平的极限。但是其应用环境仍然要求具有更高速度和精度的ADC。为了进一步提高ADC的速度,一种多通道时间交织结构模数转换器(Time-Interleaved Analog-to-Digital Converter,简称TIADC)被提出并迅速获得了大量的研究。理论上多通道时间交织ADC的速度可以通过增加子通道数得到线性提高,但是由于工艺失配的存在,导致每个通道间存在失配误差(主要包括失调失配、增益失配、采样时间失配),从而严重影响了多通道时间交织ADC的整体性能。在此背景下,通过数字辅助设计技术,将多通道时间交织ADC的通道间失配误差在数字领域进行估计并校准的方法应运而生。本文通过对已有多种校准算法的研究,指出了已有校准算法的不足,并在此基础上给出了针对多通道时间交织ADC三种误差的校准算法：基于指数平均器的相对失调失配校准算法、基于加权积分算法的增益失配校准算法和基于统计反馈的采样时间失配校准算法。相对已有校准算法,本文研究的失配校准算法具有适用范围广,校准精度高,易于硬件实现等优点。为了验证算法的有效性,本文通过多种验证平台进行了算法的验证。首先通过matlab/simulink平台搭建了4通道4GHz 8bits多通道时间交织SAR ADC模型,并完成了算法的行为级功能验证；其次在行为级验证的基础上,通过verilog硬件描述语言完成了算法的代码实现,并通过modelsim平台完成算法的前仿；然后通过TSMC 65nm工艺完成算法的综合,并返回到modelsim里面完成算法的后仿真；为了更加全面的验证算法的功能,在前仿的基础上通过Altera stratix IV系列的FPGA平台完成了算法的FPGA验证。结合多种验证平台的验证结果,都证实了本文所采用的算法在校准多通道时间交织ADC通道间失配误差方面的实用性。
【图文】：

逑在ＷＳ／２和ＷＳ／４上。下面给出４通道时间交织ＡＤＣ在三个通道理想，某一个通道逡逑存在误差的情况下，输出ＳＮＲ和ＥＮＯＢ随误差量变化的变化曲线如图２．９所示，逡逑其中选代次数表示仿真次数，每次仿真失调误差按图２．９中（Ｃ）图趋势变化，每逡逑次仿真输入信号频率固定在１．９８５ＧＨｚ，，仿真平台为４通道４Ｇ邋８ｂｉｔｓ邋ＭＡＴＬＡＢ模型逡逑（下文中如果没有做特殊说明，仿真平台参数都是４通道４Ｇ邋８ｂｉｔｓ邋ＴＩＡＤＣ模型）。逡逑由上述仿真结果不难看出，在系统性能为８ｂｉｔｓ的情况下，单通道的误差量不逡逑能超过输入信号满幅值的３％，否则系统的精度将低于７ｂｉｔｓ。逡逑图２．１０是单通道存在失调误差情况下，４通道时间交织ＡＤＣ输出的频谱图：逡逑ＦＦｍＯ了逡逑。朿揣ＩＳ邋Ｉ１邋Ｉ邋ｒＩ￣￣吉入值号和一＾＾１逡逑ｒ逦吉逦……ｉ逦ｒ逦逡逑ＴＨＤ＝－５２．６４Ｂ逦ｉ逦ｉ逦＼逦Ｉ逦：逡逑？４０１－逦个逦ｉ逦＼逦！■逦－ｊ＊逦ｉ逦逡逑？，ｓ．ｉＬ．Ｕｆ１逦＾１－ｊ．．．．．Ｉ－逡逑Ｉ逦Ｉ逦１逦Ｉ逦ｉ逦Ｉ逦Ｉ逦？逦

（ａ）邋ＳＮＲ随增益误差大小的变化曲线（ｂ）邋ＥＮＯＢ随增益误差大小的变化曲线逡逑似增益误差量邋（ｄ）输入信号频率（接近Ｎｙｑｕｉｓｔ频率）逡逑图２．１１单通道增益误差对４通悂ＴＩＡＤＣ系统性能的影响曲线逡逑Ｆｉｇ邋２．１１邋Ｅｆｆｅｃｔ邋ｏｆ邋ｓｉ打TBｌｅ邋ｃｈａｎｎｅｌ邋ｇａｉｎ邋ｍｉｓｍ汹ｃｈ邋ｆｏｒ邋４－ｃｈａｎｎｅｌ邋ＴＴ邋ＡＤＣ逡逑ＦＦＴＰＬＯＴ逡逑０邋ＳＮＲ邋＝邋３日若祀逦！逦Ｉ逦：逦！逦；邋n

本文编号：2578085