高性能、低功耗二硫化钼晶体管研究
发布时间:2020-03-22 23:26
【摘要】:自半导体晶体管发明至今,硅基场效应晶体管的尺寸不断减小,带来器件速度与集成度的巨大提升。硅基器件技术在90nm技术节点之后面临的挑战越来越多,新材料新工艺的使用才保证满足器件在过去十几年依然能延续其尺寸不断减小的需求。以摩尔定律为指导的半导体产业已经进入了亚10nm技术节点。根据国际半导体器件线路图(The International Technology Roadmap for Semiconductors,ITRS)提供的亚7nm半导体器件互补金属氧化物半导体(complementary metal-oxide-semiconductor,CMOS)技术显示,后硅时代的新沟道材料成为延续摩尔定律的重要手段。理论计算表明减薄沟道厚度是器件尺寸继续减小的基础。基于材料量子限制效应,传统的三维体材料很难将厚度降低至5nm以下。而二维半导体材料其本征低于1nm的超薄体厚度使得其在未来器件应用中展现出了巨大潜力。以层状二硫化钼(MoS_2)为代表的二维过渡金属硫化物(Transition-metal dichalcogenides,TMDCs)是最重要的二维半导体材料之一。其具备超薄的体厚度,合适的禁带宽度以及可观的室温载流子迁移率使其在未来电子与光电子器件中表现出了极大应用潜质。然而目前基于MoS_2的电子器件普遍存在输运机制不明确、迁移率过低、非本征散射过高等诸多问题。同时由于器件工艺限制,目前的报道的MoS_2器件还存在驱动电压过高,功耗较大的问题。众多问题的存在严重制约了该材料的应用。针对器件在性能和功耗上的诸多问题,我们开展了相应研究工作,系统分析了 MoS_2器件的载流子传输机制。基于理论分析,结合前期对材料缺陷的研究进行了系统化界面优化,实现了目前最高的室温单层MoS_2迁移率,同时结合新机理的负电容晶体管实现了突破室温极限的sub-60mV/dec的超低亚阈值摆幅的低功耗硫化钼器件。其主要的研究内容如下:通过对MoS_2中载流子输运的散射机制进行系统分析,总结出其载流子散射主要包括本征声子散射、远程声子散射、库伦杂质散射、缺陷的弹性散射等主要方面,同时,其导带载流子数目还受制于缺陷态的陷阱效应。综合如上因素,我们给出了系统的器件输运模型并用其拟合分析了大部分目前报道的高性能MoS_2器件,提取并分析器件微观参数,并结合实验给出了器件性能提高的主要技术手段以及优化方向。基于理论分析与对目前实验结果的拟合,我们发现目前器件性能过低主要源自界面处的库伦杂质散射,因此我们致力于减少界面库伦杂质抑制库仑势强度以实现对器件性能的提升,我们使用MPS-SAM钝化氧化物界面,减少杂质数目,通过结合高介电常数衬底与高载流子对库伦杂质的屏蔽效应以及缺陷修复的手段,我们实现了室温下高达150cm~2/Vs的单层硫化钼晶体管,通过分析其输运数据发现,其载流子传输已进入声子主导的传输阶段。为了解决器件在短沟道时SS退化导致性能下降,我们研究了铁电的HfZrOx为介电层,以AlOx为电容匹配层制备了背栅极的铁电负电容晶体管,期望通过材料本身的负电容效应将器件亚阈值斜率将至传统器件理论极限之下,为未来器件展示新的应用潜力。我们对ALD沉积的HZO进行了仔细表征确保了 HZO层为均一的铁电材料,同时使用脉冲测试观测到了其本征的负电容特性。进一步我们对比研究了 MoS_2沟道的PCFET和NCFET器件的性能参数,发现NCFET器件在降低SS同时有效提高器件的绝对电流以及跨导,抑制关电流和栅极电流,降低工作电压,可以实现真正意义上高性能低功耗器件。我们研究了不同厚度的匹配电容层厚度对器件性能的影响以及不同铁电层厚度的影响。发现降低AlOx厚度可以有效降低SS并不会引入严重的回滞。在匹配层电容厚度降低至~2nm时,我们结合理论分析计算了 MoS_2 NCFET中无回滞的稳定状态需要满足HZO厚度低于28.6nm的本征值,并以实验进行验证。我们发现20nmHZO与2nm氧化铝为MoS_2的较优化的器件参数。
【图文】:
言与预言终结逡逑尔公司的联合创始人Gordon邋Moore博士早在1965-1975年间连续预测了半导体器件工艺以及集成电路在未来的发展趋势[1,,2]。出主导当前信息技术时代的基石般的准则“摩尔定律(Moore’s邋Law)电路可容纳的晶体管数目,约每隔两年便会增加一倍。这意味芯片提升[4]。指数般的增长造就了自1970s以来器件与电路的高速发展,高性能计算机、高速互联网、智能手机以及更多智能技术的技术前提切技术发展并非一个偶然现象:芯片制造商刻意将集成度靠拢摩尔同时的软件厂商通过提高软件以及系统的功能进一步压榨新芯片的一到两年内便需要更好性能的硬件产品以满足需求,进而,制造商下一代工艺芯片[6,邋7]。这样一个自我加强的循环使得器件工艺发指数特性,然而,进化论告诉我们所有指数形式的增长都会迎来终结1邋E-03、?0n
的机会与可能性[19]。逡逑1逡逑从图14可以看出,在过去几十年的器件发展历程中,传统器件已经经历了逡逑材料创新,器件结构创新等众多技术创新时代。逡逑表1-1中列出了邋ITRS对未来一段时间包括中期(2018),长期C2026)的逡逑器件性能需求。实际上,为了满足未来几十年时间基于丨TRS以及丨RDS为了延逡逑续器件性能的提升的需求,研究人员在过去一直致力于新的技术手段的研发,逡逑这些手段从软件到硬件涉及与半导体以及集成电路的各行业,在未来我们可能需逡逑9逡逑
【学位授予单位】:南京大学
【学位级别】:博士
【学位授予年份】:2018
【分类号】:TN32
本文编号:2595780
【图文】:
言与预言终结逡逑尔公司的联合创始人Gordon邋Moore博士早在1965-1975年间连续预测了半导体器件工艺以及集成电路在未来的发展趋势[1,,2]。出主导当前信息技术时代的基石般的准则“摩尔定律(Moore’s邋Law)电路可容纳的晶体管数目,约每隔两年便会增加一倍。这意味芯片提升[4]。指数般的增长造就了自1970s以来器件与电路的高速发展,高性能计算机、高速互联网、智能手机以及更多智能技术的技术前提切技术发展并非一个偶然现象:芯片制造商刻意将集成度靠拢摩尔同时的软件厂商通过提高软件以及系统的功能进一步压榨新芯片的一到两年内便需要更好性能的硬件产品以满足需求,进而,制造商下一代工艺芯片[6,邋7]。这样一个自我加强的循环使得器件工艺发指数特性,然而,进化论告诉我们所有指数形式的增长都会迎来终结1邋E-03、?0n
的机会与可能性[19]。逡逑1逡逑从图14可以看出,在过去几十年的器件发展历程中,传统器件已经经历了逡逑材料创新,器件结构创新等众多技术创新时代。逡逑表1-1中列出了邋ITRS对未来一段时间包括中期(2018),长期C2026)的逡逑器件性能需求。实际上,为了满足未来几十年时间基于丨TRS以及丨RDS为了延逡逑续器件性能的提升的需求,研究人员在过去一直致力于新的技术手段的研发,逡逑这些手段从软件到硬件涉及与半导体以及集成电路的各行业,在未来我们可能需逡逑9逡逑
【学位授予单位】:南京大学
【学位级别】:博士
【学位授予年份】:2018
【分类号】:TN32
【参考文献】
相关期刊论文 前2条
1 李卫胜;周健;王瀚宸;汪树贤;于志浩;黎松林;施毅;王欣然;;二维半导体过渡金属硫化物的逻辑集成器件[J];物理学报;2017年21期
2 郭新军;;国际半导体技术发展路线图(ITRS)2012版综述(1)[J];中国集成电路;2013年11期
本文编号:2595780
本文链接:https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/2595780.html