基于Innovus不同分析模式下时序收敛的研究

发布时间：2020-05-08 22:22

【摘要】：随着半导体工艺逐渐地从28nm向16nm甚至7nm过渡,片上偏差(on-chip variation)造成的时序不确定性导致同一芯片不同区域之间的流片情况都是不同的。越来越难以控制的工艺变量导致基于工艺、电压、温度等多工艺角(corner)这种传统的静态时序分析方法也难以精确地估计片上偏差给时序分析带来的影响,此时能否进行精确高效的静态时序分析己成为保证芯片正常工作的关键。本文首先基于时序库模型分析了当前28nm工艺中的工艺偏差给单元延时带来的影响,并采用了OCV模式来模拟工艺偏差带来的时序分析误差。鉴于OCV中设置全局统一的降额因子(timing derate)去模拟工艺偏差方式的不足,采用了相对准确的AOCV(Advanced OCV)模式,通过动态地调整derate值,达到了更加接近实际情况的目的。16nm工艺环境中刻蚀、离子掺杂等不确定性,导致离子在硅中呈现随机性分布,由此在AOCV的基础上采用了一种全新基于统计学的SOCV(statistical OCV)模式,它是采用平均值(mean)和方差(sigma)的统计学原理来模拟工艺偏差给单元延时带来的随机影响。基于OCV、AOCV以及SOCV的分析模式,采用Cadence公司的Innovus工具结合具体28nm和16nm的GPU物理模块,在芯片后端设计的不同阶段研究了不同分析模式对时序收敛的影响。最后就SOCV的改进模式进行了一定的理论探索,并对比一般的SOCV模式,结合Innovus加以验证。时序路径中多输入逻辑门单元的延时分析会影响着时序弧(timing arc)以及时序路径的选择,进而影响着时序的收敛,为此分别探究了在OCV、AOCV以及SOCV中基于模块分析(GBA)与基于路径分析(PBA)两种不同分析方式给时序分析带来的影响,并加以验证。验证发现OCV相对于最好-最坏(BC-WC)这种传统的时序分析模式更能全面地模拟工艺偏差带来的时序影响,AOCV考虑到实际中derate值随着路径深度而变化,得到布线(route)阶段的TNS(total negative slack)值相对于OCV优化了大约15.1%。16nm中的SOCV模式则更能精确的模拟片上偏差的随机变化,布线阶段的TNS值相对于AOCV优化了大约40.2%,工具运行时间(runtime)也相应减少了大约7.4%,从而实现了时序的快速收敛,验证了SOCV是当前16nm工艺下芯片设计中最为理想的时序分析模式。对于多输入逻辑门单元的分析,验证发现三种模式中,PBA相对于GBA的分析结果更为精确,runtime却相对较长,使得PBA一般只在签核阶段(sign-off)才使用,以保证最终流片前的时序更精确,而GBA主要在设计前期使用,以此来缩短时序分析的周期。
【图文】：

所示为标准组合单元输出转换时间的查找表信息

基于Innovus不同分析模式下时序收敛的研究

所示为时序逻辑单元延时查找表，，单元的延时同样由输入转换时间和输出总负载查表得到，因此index1、index2也对应表示时序逻辑单元输入转换时间
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TN405

【参考文献】