SRAM型FPGA在辐照环境下的容错技术研究

发布时间：2020-05-29 05:35

【摘要】：SRAM型FPGA由于其可重构性、高逻辑密度和高性能越来越多地被应用在空间应用中。然而由于其本身所采用的CMOS工艺结构特性,在太空等辐照环境下极易受电离辐射粒子影响而发生单粒子翻转效应(Single Event Upset,SEU),导致FPGA中的存储单元发生位翻转。配置RAM是FPGA器件上数量最多的存储单元。由于存储了用户设计的实现,发生在配置RAM上的位翻转可能导致用户设计的不正常工作。因此,配置RAM上的SEU故障的容错技术研究对于FPGA的高可靠应用显得尤为重要。本文对Xilinx Virtex-5系列FPGA的配置RAM的帧物理组织进行了研究,给出了提取帧结构的方法,并给出了配置比特流中帧的排列顺序;通过对Xilinx Essential Bits技术的研究,在解析SEM IP核的中间文件的结构基础上从配置比特流中提取出与用户设计相关的位——必要位,进而大大减少了所需处理的数据量;设计了一套完整的基于内部ICAP接口访问配置RAM的SEU减缓系统,并设计了PC端的测试界面与自动化测试流程,方便用户监控和调试。所设计的SEU减缓系统在XC5VFX70T器件上实现了故障注入、回读整帧、故障修复以及待测电路功能测试等功能。文中对三个用户电路以及Microelectronics Center of North Carolina(MCNC)基准测试套件中的三个基准电路进行了故障分类、故障注入与故障修复三个测试。故障分类将必要位按照是否影响待测电路的功能逻辑分为了关键位与非关键位并对待测电路进行三模冗余后再次进行测试分析结果。故障注入及修复测试按照全部关键位、全部非关键位以及关键位与非关键位混合注入设计了三组实验,并对修复结果进行了验证与分析,以及对工程应用的指导性进行了说明。所设计SEU减缓系统能够实现单帧内的一位纠错与两位检错,在50MHz工作时钟下,每帧检错时间为2.42μs,每帧中单个比特故障时纠错时间为2.48μs。系统占据FPGA slice资源的比例约为1%。所设计系统无需处理器参与,无需外部硬件开销,可以灵活地移植到其他支持ICAP的FPGA芯片。
【图文】：

逻辑资源,应用层,两层结构,模型

Xilinx FPGA 的两层结构模型：应用层(用户设计)和配置层(配置逻e 1.2 Xilinx FPGA Conceptual Module: Application Layer (user desiConfiguration Layer (configuration resources).SRAM 型 FPGA，，SEU 效应有可能发生在任意一个 SRAM 层和应用层。配置层的存储器称为配置 RAM，定义了设储器包含了用户设计中用到的存储器元件，用于保存设计以及预定义查找表内容等，包括：BRAM、DRAM(Distri器)以及触发器等资源。具体介绍如下[27]： RAM：第一大存储单元，存储单元数量占比最高。配置比，进而决定了电路设计功能，包括功能块行为和功能块连接层中配置 RAM 的内容会映射成为应用层中的用户逻辑具体实现组成包括查找表、触发器、布线资源等。配置 R

设计实现,版本,工具,容错技术

SRAM 型 FPGA 在辐照环境下的容错技术研究具并不易获得。另外，杨百翰大学也在不断地提供更新版本的开为 BL-TMR (The BYU-LANLTriple Modular Redundancy Tool)。基于 EDIF 的工具,可根据用户选择的选项，将 TMR 和/或 DWC入文件。该工具于 2006 年 5 月发行了初始版本 0.1.0，目前，至版本 0.5.2[35]。
【学位授予单位】：中国科学院大学(中国科学院光电技术研究所)
【学位级别】：硕士
【学位授予年份】：2019
【分类号】：TN791

【相似文献】