基于混合键合和后硅通孔的晶圆级三维芯片堆叠技术研究
发布时间：2020-06-03 13:12
【摘要】：按照摩尔定律,继续通过缩小晶体管的特征尺寸来提升集成电路的性能,已变得越发困难。三维集成电路(Three-dimensional integrated circuit,3D IC)作为超越摩尔定律的重要研究和应用方向,将根本改变集成电路的发展趋势。在IC器件微型化发展趋势下,堆叠芯片之间的间距和微凸点之间的节距不断缩小,使得芯片底部填充以及微连接可靠性成为晶圆级3D IC集成亟需解决的关键问题。晶圆级混合键合技术可以实现金属之间和介质之间的同时键合,不仅解决了晶圆级底部填充问题,还显著地提高了微连接可靠性。目前,如何设计和制作具有高良率、优异可靠性,且易于工业化生产的基于混合键合的3D IC集成器件,已成为工业界所面临的关键难题。本论文研究了基于Cu/钎料微凸点和粘结剂的混合键合技术,以及后硅通孔(Through silicon via,TSV)的8寸晶圆级3D IC堆叠技术,采用简单高效的光刻技术使微凸点由粘结剂中露出,并通过分析键合机制,优化键合工艺流程和参数,实现性能和可靠性均良好的晶圆级混合键合。该方法无需薄晶圆拿持和化学机械抛光表面预处理技术,更易于工业化生产。主要研究结果总结如下:1.研究聚酰亚胺(Polyimide,PI)和干膜(Dry film,DF)两种典型粘结剂材料的晶圆级粘结剂键合性能,分析基于粘结剂堆叠芯片的键合界面的微观结构、力学性能和可靠性。采用PI或DF粘结剂均可得到无缝隙的粘结剂键合界面,但采用DF粘结剂堆叠芯片具有更高的键合强度和更优异的可靠性。进一步研究Cu/SnAg微凸点和PI粘结剂以及Cu/SnAg微凸点和DF粘结剂两种混合键合结构,考察混合键合堆叠的晶圆在切割过程中的可靠性,分析混合键合堆叠芯片的键合界面微观结构、力学性能。虽然两混合键合结构均得到了无缝隙的混合键合界面,但采用PI粘结剂混合键合堆叠的晶圆无法支撑切割制程。切割测试和推力测试表明,采用DF粘结剂混合键合堆叠芯片的键合强度更大,DF粘结剂更加适用于Cu/SnAg钎料和粘结剂低温混合键合结构。2.研究相同直径Cu/SnAg微凸点和DF粘结剂混合键合结构与机制。此混合键合结构中,上下微凸点均高于DF粘结剂。首先,研究DF粘结剂软烤预处理和两种键合参数曲线(常规键合曲线和优化后的阶梯式加力键合曲线)对混合键合过程中上下晶圆之间偏移的影响,采用X-ray检测偏移情况。DF粘结剂经软烤并采用优化后的阶梯式加力键合参数曲线可以显著地控制偏移,偏移值约为5 μm,通过测量8寸晶圆上不同位置的偏移值,阐明了混合键合过程中产生偏移的机制为滑移。其次,研究Cu/SnAg微凸点和DF粘结剂之间总高度差和键合压力对混合键合性能的影响,采用C型超声波扫描(C-mode scanning acoustic microscope,C-SAM)检测未键合区域位置。结果表明,若总高度差过大,DF粘结剂键合界面易形成缝隙;当总高度差为2 μm,并将键合压力提升至13 KN时,得到最优的键合结果,仅在晶圆中心区域存在未键合区域。微凸点高度统计分析结果显示,此未键合区域是由微凸点高度不均导致的。3.通过优化设计,开发出基于插入式微凸点和DF粘结剂的混合键合结构。首先,研究粘结剂先键合和微凸点先键合两种混合键合方式对键合后偏移、键合界面微观结构的影响,发现采用两种混合键合方式的偏移值均小于设计偏移容差(9 μm),同时采用微凸点先键合的混合键合方式,更易于得到无缝隙的混合键合界面。对采用微凸点先键合的混合键合晶圆进行背面减薄并制作深度和直径分别约为93 μm和40 μm的后孔TSV。晶圆级电性能测试表明,整面晶圆均具有优异的电连接性能,即整面晶圆上的微连接和TSV均成功地集成。推力测试结果表明,堆叠芯片的平均键合强度约为28.7MPa。混合键合后,微凸点键合形成Cu/Ni-P/富P的Ni/Ni3Sn4 IMC+钎料/Ni/Cu微连接结构,并较好地解释了 Ni-P侧所形成的Ni3Sn4 IMC层厚度明显的小于Ni侧Ni3Sn4 IMC层厚度的原因。对集成后的芯片进行可靠性分析,揭示微凸点键合界面IMC随可靠性测试时间的组织演变规律。
【图文】：
１．１．１邋３Ｄ邋１Ｃ研究背景逡逑网络通讯、智慧型手机、穿戴式装置、汽车电子和物联网等热门领域的快速发展离逡逑不开集成电路（Ｉｎｔｅｇｒａｔｅｄ邋ｃｉｒｃｕｉｔ，邋１Ｃ）行业，图１．１为Ｙｏｌｅ邋Ｄ６ｖｅ丨ｏｐｐｅｍｅｎｔ公司对１Ｃ市场逡逑的预测ｍ，在２０２０年，中国１Ｃ市场将达到１４９０亿美元，约占总市场份额的４０％。现逡逑代电子元件朝着小型化、轻量化、高性能化、多功能化、低功耗化和低成本化等方向不逡逑断发展。英特尔（Ｉｎｔｅｌ）创始人之一戈登？摩尔（Ｇｏｒｄｏｎ邋Ｍｏｏｒｅ）于１９６５年提出摩尔定律｜２＇３１，逡逑即１Ｃ上可容纳的晶体管数目，约每隔１８个月便会增加一倍，性能也将提升一倍，同时逡逑生产成本不断降低。在摩尔定律的引导下，１Ｃ行业一直高速发展，晶体管特征尺寸己经逡逑从９０邋ｎｍ向７邋ｕｒｎ迈进。然而，由于随着晶体管特征尺寸已日益接近物理极限，量子效逡逑应和短沟道效应越来越严重［４］，内部电子自发的通过源极和漏极，导致漏电流增加，，进逡逑而限制了晶体管的进一步缩小＆６］。因此，按照摩尔定律的方式，通过缩小晶体管特征逡逑尺寸来提升集成电路性能、降低功耗变得越发困难。晶体管将会快速地接近约５邋ｎｍ的逡逑极限栅极长度
对于新材料的探索和运用，最为典型的是美国劳伦斯伯克利国家实验室于２０１６年逡逑将单壁碳纳米管（Ｓｉｎｇｌｅ－ｗａｌｌｅｄ邋ｃａｒｂｏｎ邋ｎａｎｏｔｕｂｅ，ＳＷＣＮＴ）和二硫化钼（Ｍ０Ｓ２）等新材料引逡逑入晶体管结构，成功研发出栅极物理尺寸为１邋ｎｍ的晶体管如图１．２所示。此超小逡逑型器件具有出色的开关特性，接近理想的亚阈值摆幅，约为６５邋ｍＶ／ｄｅｃａｄｅ，开／关电流逡逑比约为１０６。并且仿真显示，在关闭（Ｏｆｆ）和开启（Ｏｎ）的状态下，有效沟道长度分别约为逡逑３．９邋ｎｍ和１邋ｎｍ。虽然该研[傊な盗瞬捎眯虏牧鲜迪郑卞澹睿砭骞艿睦砺劭赡苄裕梢约体义闲贫Χ傻姆⒄梗欢寄擅坠芫骞芨壳暗陌氲继骞ひ沼邢灾那稹Ｒ虼耍义希掊澹樱祝茫危裕蓿牵″义希樱椋ǎ拢╁危取㈠义希樱皱义贤迹保舱ぜざ任卞澹睿淼木骞苁疽馔己臀⒔峁拐掌海ǎ幔┌停铮樱补档篮停樱祝茫危藻义险ぜ某⌒в骞埽ǎ疲牛裕┦疽馔迹ǎ猓┫允荆停埃樱脖∑⒄ぜǎ牵⒃醇ǎ樱┖吐┘ǎ模┑珏义霞拇硇云骷墓庋д掌ǎ悖┫允荆樱祝茫危哉ぜⅲ冢
本文编号：2694873
【图文】：
１．１．１邋３Ｄ邋１Ｃ研究背景逡逑网络通讯、智慧型手机、穿戴式装置、汽车电子和物联网等热门领域的快速发展离逡逑不开集成电路（Ｉｎｔｅｇｒａｔｅｄ邋ｃｉｒｃｕｉｔ，邋１Ｃ）行业，图１．１为Ｙｏｌｅ邋Ｄ６ｖｅ丨ｏｐｐｅｍｅｎｔ公司对１Ｃ市场逡逑的预测ｍ，在２０２０年，中国１Ｃ市场将达到１４９０亿美元，约占总市场份额的４０％。现逡逑代电子元件朝着小型化、轻量化、高性能化、多功能化、低功耗化和低成本化等方向不逡逑断发展。英特尔（Ｉｎｔｅｌ）创始人之一戈登？摩尔（Ｇｏｒｄｏｎ邋Ｍｏｏｒｅ）于１９６５年提出摩尔定律｜２＇３１，逡逑即１Ｃ上可容纳的晶体管数目，约每隔１８个月便会增加一倍，性能也将提升一倍，同时逡逑生产成本不断降低。在摩尔定律的引导下，１Ｃ行业一直高速发展，晶体管特征尺寸己经逡逑从９０邋ｎｍ向７邋ｕｒｎ迈进。然而，由于随着晶体管特征尺寸已日益接近物理极限，量子效逡逑应和短沟道效应越来越严重［４］，内部电子自发的通过源极和漏极，导致漏电流增加，，进逡逑而限制了晶体管的进一步缩小＆６］。因此，按照摩尔定律的方式，通过缩小晶体管特征逡逑尺寸来提升集成电路性能、降低功耗变得越发困难。晶体管将会快速地接近约５邋ｎｍ的逡逑极限栅极长度
对于新材料的探索和运用，最为典型的是美国劳伦斯伯克利国家实验室于２０１６年逡逑将单壁碳纳米管（Ｓｉｎｇｌｅ－ｗａｌｌｅｄ邋ｃａｒｂｏｎ邋ｎａｎｏｔｕｂｅ，ＳＷＣＮＴ）和二硫化钼（Ｍ０Ｓ２）等新材料引逡逑入晶体管结构，成功研发出栅极物理尺寸为１邋ｎｍ的晶体管如图１．２所示。此超小逡逑型器件具有出色的开关特性，接近理想的亚阈值摆幅，约为６５邋ｍＶ／ｄｅｃａｄｅ，开／关电流逡逑比约为１０６。并且仿真显示，在关闭（Ｏｆｆ）和开启（Ｏｎ）的状态下，有效沟道长度分别约为逡逑３．９邋ｎｍ和１邋ｎｍ。虽然该研[傊な盗瞬捎眯虏牧鲜迪郑卞澹睿砭骞艿睦砺劭赡苄裕梢约体义闲贫Χ傻姆⒄梗欢寄擅坠芫骞芨壳暗陌氲继骞ひ沼邢灾那稹Ｒ虼耍义希掊澹樱祝茫危裕蓿牵″义希樱椋ǎ拢╁危取㈠义希樱皱义贤迹保舱ぜざ任卞澹睿淼木骞苁疽馔己臀⒔峁拐掌海ǎ幔┌停铮樱补档篮停樱祝茫危藻义险ぜ某⌒в骞埽ǎ疲牛裕┦疽馔迹ǎ猓┫允荆停埃樱脖∑⒄ぜǎ牵⒃醇ǎ樱┖吐┘ǎ模┑珏义霞拇硇云骷墓庋д掌ǎ悖┫允荆樱祝茫危哉ぜⅲ冢
本文编号：2694873
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/2694873.html
