380MHz～18GHz低杂散低相噪频率合成器的设计与实现

发布时间：2020-06-03 13:14

【摘要】：频率合成器,是一种以一个或多个稳定度和准确度高的参考信号作为基准,采用加、减、乘、除等频率合成方式产生想得到的任意频率信号的信号源。频率合成器具有极高的稳定度和准确度,凭此优点其广泛应用于电子对抗、导航、通信等系统中,作为组成这些系统的重要部件,整个系统的性能也最受频率合成器性能的影响。本论文的研究来源于一个超宽带低杂散低相噪频率合成器项目,本文的研究目标是成功研制一台带宽达380MHz~18GHz、相位噪声优于-80 dBc/Hz@1 kHz、杂散优于-60 dBc、体积不大于236(mm)×200(mm)×40(mm)的高性能小体积频率合成器,该频率合成器同时具有脉冲调制、功率控制等功能。本论文从国内外对频率合成器的研究动态出发,对目前主要的四种频率合成技术做了简要阐述。本文通过对各种频率合成技术的优缺点进行比较,同时结合要实现的参数指标要求,最终确定采用PLL(Phase-Locked-Loop)+DAS(Direct Analog Frequency Synthesis)的混合式频率合成方案进行频率合成,采用开关调制的方法实现脉冲调制功能,采用单片机控制数控衰减器的方式实现功率控制,并对各环节的设计可行性进行详细分析。本文接着阐述了结构设计,通过内嵌外套的大小管壳设计,合理将空间划分为四层,大大提高空间利用率。整个系统方案可以分为基带源部分和高频段部分,本论文最重要的内容即阐述基带源部分和高频段部分的设计。基带源采用PLL技术合成基带信号,高频段部分采用DAS技术的倍频方式合成高频段信号,其中基带源的设计是本论文最核心的部分,这是因为整个频率合成器的性能由基带源决定。本文的设计创新点是在基带源的设计中采用两级PLL级连设计,前级PLL为后级PLL提供可变参考频率,以此避开某些频率点的整数边界杂散。高频部分的设计中对倍频后信号的分段滤波进行了详细阐述,以论证低杂散性能的设计可实现性。最后,本设计装配出实物,通过调试后封帽实测,所有指标满足要求,本论文的研究目标成功实现。
【图文】：

框图,小数,锁相式,频率合成

上文可以看到，小数分频锁相环频率合成技术优点较多，下面就对其原简要的阐述。小数分频锁相环频率合成技术，顾名思义，，输出频率是参考频率的小数原理如下：在分频器工作的每 Z 个周期内，不采用恒定的单一分频比，而是采用两频比，比如一部分采用 Y 分频，剩余部分采用（Y + 1）分频，其中进行 Y 分个周期，进行（Y + 1）分频 n 个周期，并且 m + n = Z，于是可以算出总的 Z期内的等效平均分频比，如下式：[Y × m + ( Y + 1 ) × ( Z m ) ] / Z = Y + n / Z 采用这种等效平均分频比的方式进行的小数分频会给锁相环引入比较严小数杂散，这当然不是我们想要的结果，需要寻求解决小数杂散的办法。源ΔΣ 调制技术应运而生，该技术可以有效解决小数分频带来的小数杂散，并且实现，比起传统的相位补偿方法优势明显[16,17]。图 2 2 给出了 ΔΣ 调制技术数分频锁相环原理框图。1/R KΦ H（s） KVCO/s参考信号

框图,基带,源方,框图

第四章基带源设计由第二章给出的系统方案可知，本方案中频率合成主要分为基带源频率合成和高频段的 DAS 式频率合成两部分。本章将详细阐述基带源的现，本章的重点工作就是解决基带源频率合成时会出现的问题，以得到高的基带频率信号——380 MHz ~ 6 GHz 频段信号，经滤波、放大后可以频率合成器的低频段输出信号，同时也作为 6 GHz ~ 18 GHz 频段的参考4.1 概述基带源频率合成的设计方案框图如图 4 1 所示，10 MHz 的参考输通过第一级 PLL 锁相得到较高的频率信号作为第二级 PLL 的参考输入级 PLL 再锁相得到信号输出给放大器。MCU 为两级 PLL 提供控制数据将第二级锁相环产生的信号放大后输出给后级。
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TN74

【相似文献】